 |
 |
 导航:老古开发网首页→文章索引→索引第1550页 →文章分类→CPLD/FPGA→第6页→[构成单片正弦波振荡器的可编程模拟电路]
|
| | -文章搜索 - 最新文章 - | |
第8181篇:构成单片正弦波振荡器的可编程模拟电路 |
| 发布时间:2006年4月23日 点击次数:727 |
| 来源: 作者:Stefano Salvatori and Paolo Lorenzi, University of Rome, Rome, Italy |
ispPAC10内的电阻器都是固定在标称250 kΩ上的,所有的电容器都是用户可选的,容值从1.07 pF~ 61.59 pF。图1显示将内部块1、2、4接成三部分级联一阶低通滤波器的 ispPAC10,它构成一个经典的移相RC振荡器。改变电容器的值可以产生18kHz~130 kHz 范围内的振荡频率。每个PAC块的增益固定为因数2,以得到-8dB的环路增益,这是起振所需的Barkhausen条件。块3的结构是一个一阶低通滤波器,用以减少振荡器输出端的THD（总谐波失真）。块3中的电容器值对滤波性能作了优化,因此与移相级的电容器值有所差别。
图2中的电路是一个双积分回路,它构成一个经典的正交RC振荡器。电路的振荡频率从12kHz ~ 126kHz,它与块1与块2构成的积分器时间常数有关。理论上说,每个积分器都应是绝对的单位增益,但实际上,ispPAC只允许反向积分器的规格,并且产生稳定的正弦信号需要块1的增益至少为-4dB。该电路采用的增益为-10dB。ispPAC10的两个附加块构成了一个二阶低通滤波器,用于降低输出端的THD。两个振荡器电路中均可以改变低通滤波器的增益,从而使电路输出能在所有频率上提供规定的电压,如1V p-p。
表1和表2分别是移相和正交振荡器的元件与输出特性。CN为用于第n个PAC块的电容器值,该块振荡于频率f0。本设计用Tektronix TDS1002数字示波器的FFT功能测量 THD,以及-20 dB电平时每个输出频率对中心频率f0的谱线宽度。
图3表示一个微控制器针对规定频率对ispPAC振荡器作动态重新配置。非易失存储器保存规定频率的电容与增益值,用于ispPAC10的每个电路块。数据传输通过ispPAC10的串行测试访问端口,采用IEEE 1149.1 JTAG标准协议。
|
|
|
|
 欢迎进入老古论坛进行讨论
[CPLD/FPGA] 相关文章:  FPGA集成高速I/O、SERDES和结构化ASIC简介: 莱迪思半导体公司最近推出针对高端应用的LatticeSC系统 芯片FPGA系列。莱迪思称，该产品具备理想的整体性能。LatticeSC FPGA采用了富士通的90纳米CMOS工艺技术和300毫米硅片制造，能够加速芯片至芯片、芯片至存储器、高速串行、背板及网络数据通道的连通性。 据莱迪思专家介绍，LatticeSC器件中集成了支持3.4Gbps数据率的高信道数的SERDES模块、提供业界领先的2Gbps 速度的PURESPEED并行 I/O、创新的时钟管理结构、以500...... CPLD器件的在系统动态配置ADI面向便携式X射线系统推出Blackfin处理器FPGA技术发展探究中频软件无线电系统的FPGA实现方案 |
|
|
|
下一个:
上一个: