内容导读：

可编程逻辑器件为数字设计中  复杂功能的实现提供了一种流行的方法。虽然制造商尚未提供能与VLSI数字电路复杂性相比拟的模拟电路，但现场可编程模拟电路正在信号调整和滤波应用中获得广泛采用。这些器件基于CMOS跨导及开关式电容放大器，可为相对复杂的设计问题提供一种便利的解决方案。Lattice 半导体公司(www.latticesemi.com) 的ispPAC10在系统可编程模拟电路，及其附带的PAC Designer软件为电路设计与验证提供了一种方便的方法。本设计实例描述了采用ispPAC10的两款简单正弦波振荡器。

　　ispPAC10内的电阻器都是固定在标称250 kΩ上的，所有的电容器都是用户可选的，容值从1.07 pF~ 61.59 pF。图1显示将内部块1、2、4接成三部分级联一阶低通滤波器的 ispPAC10，它构成一个经典的移相RC振荡器。改变电容器的值可以产生18kHz~130 kHz 范围内的振荡频率。每个PAC块的增益固定为因数2，以得到-8dB的环路增益，这是起振所需的Barkhausen条件。块3的结构是一个一阶低通滤波器，用以减少振荡器输出端的THD（总谐波失真）。块3中的电容器值对滤波性能作了优化，因此与移相级的电容器值有所差别。

　　图2中的电路是一个双积分回路，它构成一个经典的正交RC振荡器。电路的振荡频率从12kHz ~ 126kHz，它与块1与块2构成的积分器时间常数有关。理论上说，每个积分器都应是绝对的单位增益，但实际上，ispPAC只允许反向积分器的规格，并且产生稳定的正弦信号需要块1的增益至少为-4dB。该电路采用的增益为-10dB。ispPAC10的两个附加块构成了一个二阶低通滤波器，用于降低输出端的THD。两个振荡器电路中均可以改变低通滤波器的增益，从而使电路输出能在所有频率上提供规定的电压，如1V p-p。

　　表1和表2分别是移相和正交振荡器的元件与输出特性。C_N为用于第n个PAC块的电容器值，该块振荡于频率f₀。本设计用Tektronix TDS1002数字示波器的FFT功能测量 THD，以及-20 dB电平时每个输出频率对中心频率f₀的谱线宽度。

　　图3表示一个微控制器针对规定频率对ispPAC振荡器作动态重新配置。非易失存储器保存规定频率的电容与增益值，用于ispPAC10的每个电路块。数据传输通过ispPAC10的串行测试访问端口，采用IEEE 1149.1 JTAG标准协议。

标签：

来源:EDN电子设计技术 作者:Stefano Salvatori and Paolo Lorenzi, University of Rome, Rome, Italy 时间:2006/4/3 0:00:00