印制电路板的可靠性设计-去耦电容配置[电路板]

导航:老古开发网首页→文章索引→文章分类→电路板→[印制电路板的可靠性设计-去耦电容配置]

印制电路板的可靠性设计-去耦电容配置

发布时间:2005年11月28日点击次数:3108

来源: 作者:

在直流电源回路中,负载的变化会引起电源噪声。例如在数字电路中,当电路从一个状态转换为另一种状态时,就会在电源线上产生一个很大的尖峰电流,形成瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声,是印制电路板的可靠性设计的一种常规做法,配置原则如下：

　　●电源输入端跨接一个10～100uF的电解电容器,如果印制电路板的位置允许,采用100uF以上的电解电容器的抗干扰效果会更好。

　　●为每个集成电路芯片配置一个0.01uF的陶瓷电容器。如遇到印制电路板空间小而装不下时,可每4～10个芯片配置一个1～10uF钽电解电容器,这种器件的高频阻抗特别小,在500kHz～20MHz范围内阻抗小于1Ω,而且漏电流很小（0.5uA以下）。

　　●对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件,应在芯片的电源线（Vcc）和地线（GND）间直接接入去耦电容。

　　●去耦电容的引线不能过长,特别是高频旁路电容不能带引线。

欢迎进入老古论坛进行讨论
[电路板] 相关文章:

集成电路的检测常识

简介:
1、检测前要了解集成电路及其相关电路的工作原理　　检查和修理集成电路前首先要熟悉所用集成电路的功能、内部电路、主要电气参数、各引脚的作用以及引脚的正常电压、波形与外围元件组成电路的工作原理。如果具备以上条件，那么分析和检查会容易许多。　　2、测试不要造成引脚间短路　　电压测量或用示波器探头测试波形时，表笔或探头不要由于滑动而造成集成电路引脚间短路，最好在与引脚直接连通的外围印刷电路上进行测量。任何瞬间的短路都容易损坏集成电路，在测试扁平型封装的CMOS集成电路时更要加倍小心。　　3、严禁在无隔离变压器的情况下，用已接地的测试设备去接触底板带电的电......

电路板中的过孔

开关电源的PCB设计规范

protel元件封装总结

Ultiboard 8.3.36 (电子PCB设计):

下一个:[电路板]印制电路板的可靠性设计—地线设计

简介:
目前电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式。实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。因此，在设计印制电路板的时候，应注意采用正确的方法。　　地线设计　　在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。在地线设计中应注意以下几点： 1.正确选择单......

上一个:[电路板]印制线路板问题