内容导读：

为了满足今天的市场对更高性能的需求，微控制器必须连续不断地提高性能，增加芯片内嵌的功能。因此，器件的尺寸不断缩小，设计流程与系统复杂性也日益提高。

不过，今天的绝大多数嵌入式应用设计不需要很高的工作频率(通常小于100MHz)，也不需要容量巨大的内存(通常小于2Mb)。另一方面，这些应用设备确实需要对大量的嵌入式外设进行有效的管理，同时还要考虑到功率的利用率和外部资源的需求情况。

充分利用内嵌资源

虽然今天的32位微控制器提供了大量的外设接口，但是这些产品的体系架构有时不适合管理这些外设，或者不适合集成高速率外设来提高总线的吞吐量。频率升级不能完全解决带宽有限的问题，而且提高频率是以提高成本和功耗为代价的。

意法半导体新推出的STM32系列32位微控制器克服了这些挑战。通过在架构级改进外设数据管理，再配合一个高性能(1.25DMIPS/MHz)和高代码密度的ARM Cortex-M3内核，STM32可以充分利用芯片内嵌的全部资源。此外，该产品集成一个紧耦合嵌套向量中断微控器，中断反应时间被缩减到12个CPU周期(末尾连锁技术使中断中间管理需要6个CPU周期)。

优化体系架构提速

STM32F10x的片上资源超过了今天市场上大多数用户对32位微控制器的需求，该微控制器单片嵌入了128Kb闪存、20Kb SRAM和各种外设接口(USB、CAN、USART、ADC、PWM、SPI、I2C、定时器、实时时钟和DMA模块)。为了实现对这些片上资源的优化管理，直接存储器存取(DMA)模块和Cortex-M3内核通过总线矩阵多层架构直接与存储器和外设相连。总线矩阵上的一个主控制器层用于连接DMA模块，另外两个主控制器层用于连接Cortex-M3内核。存储器(闪存和SRAM)与外设单独连接到一个从控制器端口。

如果两个主控制器想要访问同一个从控制器端口，则利用轮叫调度算法(Round Robin)对使用权进行仲裁，将端口使用权分配给优先权高的主控制器，优先权低的主控制器需要等到目前正在进行的传输操作结束后才能使用端口。三层总线矩阵支持数据指令从一个主控制器并行传输到一个从控制器，在72MHz频率下最大传输速率高达288 Mb/s。

独特外设管理是最大优势

为取得最低的功耗和最高的能效，STM32F10x的外设分布在两条ARM先进外设总线(APB)的四周。外设时钟，包括ARM先进高性能总线(AHB)上的系统外设可以单独、动态地激活和预分频。

为节省功率，所有的低速外设可以集中在低频率总线上。因为CPU与外设时钟完全同步，外设与CPU的中断/事件或DMA请求之间的同步阶段(几个周期)产生的延迟被消除。因此，中断和DMA的请求采样是在第一个时钟周期完成的，而且响应效率比以前高出很多。

此外，总线桥也经过改进，AHB与APB总线之间的反应时间被缩短。读操作经过优化，在APB总线的最后一个时钟周期释放AHB等待状态，因此，传输反应时间缩短几个周期。总线桥内插入一个写缓冲器，以便在总线桥处理读请求传输时释放主控制器。写请求传输不需要AHB总线上的等待状态，即便在AHB与APB总线之间施加一个很大的预分频比，要求为下一个传输释放AHB总线，在这种情况下，写请求传输也不需要等待状态。

CPU负责外设的配置，不过，数据可以由Cortex-M3内核或DMA处理。通过中断用CPU管理数据有几个缺点，例如，中断生成与外设内部的数据读/写操作之间有一段反应时间。不过，CPU或DMA管理数据可以实现并行传输，充分发挥片上外设的优势。

例如，下面是CPU为在接收模式下管理一个SPI(串行外设接口)而执行的任务：

SPI生成一个接收中断请求；

CPU进入相应的中断处理程序；

CPU处理中断(清除)；

CPU读取外设的数据；

CPU把数据写入SRAM；

CPU从中断处理程序返回到主程序。

在DMA模块的7路通道中，任何1路都可以管理一个外设的数据，因此，管理数据的反应时间被降到最低限度。例如，一旦CPU为在发送模式下管理一个SPI而启动了一个外设和DMA模块，DMA就执行下面的主要任务：

DMA对请求采样；

DMA对所有的请求进行仲裁，接受优先权最高的请求；

DMA对存储器进行读操作；

DMA对外设进行写操作，同时确认请求。

在传统的体系架构中，CPU管理第一个外设，DMA模块管理二个外设，反之亦然。两个管理过程不可以同步进行。然而，独具特色的STM32的多层架构概念可以并行处理两个任务。因此，处理两个传输操作，一个传统架构需要至少5个周期，而STM32F10x架构只需要3个时钟周期。CPU能够对外设进行读操作，同时DMA对SRAM进行读操作；然后CPU对SRAM进行写操作，同时DMA对外设进行写操作；两个操作可以同时进行。这种方法减少了访存SRAM和外设总线所需的时钟周期数(带宽)，使得STM32F10x能够同时管理更多的外设，或者能够在系统频率恒定的情况下提高外设性能。有了并行数据管理支持，STM32F10x可以同时处理多个传输操作——DMA可以管理外设，同时CPU能够在总线空闲周期访存外设和存储器。

并行传输功能使STM32F10x能够充分利用片内嵌入资源，同时还不会影响频率和功耗。利用Cortex-M3内核的高效架构，STM32F10x具有最出色的代码密度(比ARM7低30%)，芯片功耗在72MHz的工作频率下很低(在外设时钟开通的条件下为0.5mA/MHz)。

标签：

来源:中国电子报 作者: 时间:2007/11/9 0:00:00