|
位于美国加州米尔皮塔斯（Milpitas）的芯片制造商LSI Logic公司推出了一种专为纳米级Si集成电路而设计的、名为Pad on I/O（I/O上焊盘）的新型焊线芯片封装工艺,该工艺将焊盘（bond pad）直接放置在加电铜/低介电系数的硅电路上,最多可把芯片面积减小到采用标准引线焊接工艺时的一半。此项工艺有望提高互连密度,且便于把电源和地设置在靠近芯片中央的地方。
现有的焊线封装工艺采取的是沿着芯片的周边（在有源电路以外）放置焊盘的做法。Pad on I/O工艺将焊盘放置在I/O的顶部,从而可实现单排或双排0.16mm和0.36mm结构,亦就是一种变型的触点间距为27μm的独特三排交错式焊盘（three-row staggered-pad）。
增加的第三排使得能够把电源和地直接与芯片的电源分配线路相连,而无须使用I/O槽。该工艺支持45mm的封装尺寸以及高达1069或更多的焊球数量。
这项与现有的焊线封装相兼容的工艺采用现有的焊线封装设备即可实现,因而可实现大批量组装。该工艺能满足包括HAST、TCB和HTOL在内的各种可靠性测试的要求。
LSI Logic公司计划首先在其EPBGA-HP系列封装中使用Pad on I/O工艺。如欲了解更多的信息,请与LSI Logic公司的Diana Schultz联系,电话：001-408-433-4245;E-mail：dshultz@lsil.com,或登录其网站,网址是：www.lsilogic.com。
|
|
导航:老古开发网首页→文章索引→文章分类→综合电子→[焊线封装工艺实现了更小的芯片尺寸]
欢迎进入老古论坛进行讨论
新型传感器检测再循环塑料
下一个:
上一个: