老古开发网首页
导航:老古开发网首页文章索引文章分类EDA/IC设计→[可以解决众多封装难题的CSP-ASIP]
| -文章搜索 - 最新文章 - |

可以解决众多封装难题的CSP-ASIP

发布时间:2005年5月17日 点击次数:542
来源:电子设计应用   作者: California Micro Devices公司 Wayne Seto
 

无线手持设备、掌上电脑以及其他移动电子设备的增加导致了消费者对各种小外形、特征丰富产品的需要。为了满足越来越小的器件同时具有更多功能的市场趋势和移动设计要求,业界开发了芯片级封装(CSP)形式的特定应用集成无源(ASIP)阵列或集成无源器件(IPD)。
某种程度上,CSP是一种“没有封装体”的产品,芯片就是它的封装体。CSP-ASIP可以在目前许多无线手持设备中找到,掌上电脑、移动消费类电子产品也已经采用这些新的设计。
一些半导体供应商采用CSP技术制造ASIP,从如何包装芯片的角度来看,CSP技术与传统的标准塑料封装技术不同。CSP技术不再需要传统塑封中芯片需要的引线框和包装芯片的塑料封装体(见图1),CSP封装的芯片在设计时就为焊球提供了可以粘附的位置,CSP工艺包括以下一些步骤:
?在每一个按照完整硅圆片流程完成的芯片的每一个I/O键合区上加上一层凸点下金属化层(Under-bump metallurgy,UBM)。首先在整片圆片上溅射单层或者双层的苯环丁烷树脂(BCB)钝化层或者Al/NiV/Cu合金的薄膜导电层。各供应商选用的钝化层材料不尽相同,有的用聚酰亚胺,有的可能根本不采用新的钝化层。UBM是在硅芯片(通过键合区金属化层)和焊球之间的界面。
?通过CSP植球机器,预成型的共晶焊球同时精确放置在金属焊区的位置上。预成型的共晶焊球成分为63%的锡和37%的铅,针对欧盟和日本的无铅化要求,很多公司也采用无铅焊球进行CSP产品的设计。
?然后,完成CSP工艺的硅圆片经过探针电测试,以检验每一个CSP器件的功能都正常并满足设计要求。坏的器件打上记号或在圆片图上标出,这样在卷带中可以将这些坏芯片扔掉。
?在圆片背面作标示以便与其他CSP产品区分,同时还保证在PCB组装中CSP器件的正确位置。
?圆片进行切片,然后装盒或者卷带。
CSP产品可以设计成一系列焊球间距,最常见的间距是0.5和0.65mm,前者由于可以提供最小的间距而在移动应用中很普遍。总的来说,间距和工艺能力由用户决定。
由于不用塑料封装,器件的尺寸可以减小很多,通常认为CSP封装的大小不超过芯片大小的1.2倍。与分立无源器件组装或塑料封装ASIP相比,CSP器件可以节省高达90%的PCB面积。由于手持电子产品要求在尺寸减小的同时功能增多,PCB上的空间成为消费类电子产品非常重要的影响因素。
设计CSP-ASIP的另一个好处是可以降低整体的寄生电感,寄生电感对ASIP性能的影响表现在芯片和PCB之间的互连。在一个典型塑料封装中,芯片通过引线键合与引线框架相连,键合引线的电感为2000pH,而CSP焊球只有大约50pH的电感。这两者的差异对于ASIP影响极大,尤其在EMI滤波器上。
采用分立EMI滤波器往往会由于分立厚膜无源元件和PCB导线而带来不必要的寄生电感。这一寄生电感从1到3nH,是分立EMI滤波器性能不佳的主要因素(见图2)。
选用CSP-ASIP还有其他的好处,如更低的制造成本、更高的可靠性、更方便的存货管理、高效以及高产量。将分立无源元件集成到一个芯片上,不仅减少了PCB空间,同时还减少了元件的数量,从而使整个工艺更易于管理和实现。另外,由于需要放置的元件数目减少(如1个CSP ASIP等同于30个分立无源器件),其制造成本可以降低。还有一个经常被忽视的好处是可以提高产量,由于需要组装的元件数目减少,器件的组装更快。

板级组装
由于目前使用的放置元件设备和回流焊设备可以用于CSP的组装,因此,板级组装时不需要特别的设备把芯片放在PCB上。因为CSP是从卷带上拾取并放置到PCB上,所以CSP-ASIP和传统的标准ASIP的表面贴装工艺没有区别。有很多种方法可以实现CSP-ASIP的安放,一种就是修改拾取和安放机器的程序,使光学检测系统用于CSP焊球和PCB焊盘之间的对准,更好的方法是利用CSP ASIP的边角进行定位并安放到PCB上。
采用CSP-ASIP还有一个需要重视的问题:热膨胀系数(TCE)。典型硅基板的热膨胀系数小于PCB材料,如FR-4的热膨胀系数。这种热失配在温度变化时将在硅片/焊球、焊球/PCB界面产生机械剪切应力。如果在设计阶段对此没有考虑,那么在温度循环时,很可能在焊球和芯片之间造成信号的间断或者开路。
剪切应力随着焊凸点到芯片中心的距离增大而增大,所以焊接到PCB后,大的CSP-ASIP的最外面的焊球(或焊凸点)将会承受更大的应力,通过组装过程中采用底部填充材料可以减小这种应力。实际上,很多CSP-ASIP在设计时就已经考虑到应力的问题,并使组装时不需要底部填充,可以在-40℃到+125℃的环境下应用。正确设计CSP-ASIP的厚度和采用延展性好的焊球,可以提供必要的灵活性以承受机械的应力。
不少移动电子产品现在已经采用CSP-ASIP器件,CSP-ASIP在移动电子市场得到了越来越多的应用。在CSP-ASIP性能、尺寸、易于制造的优势面前,很多移动电子制造商开始倾向于接受这样的器件。■ (蔡坚译)


欢迎进入老古论坛进行讨论
[EDA/IC设计] 相关文章:
重新定义可提高成品率的设计
简介:
  在一个芯片大批量上市以前,首先必须保证可以生产并有适当的成品率。为了满足90nm及以下技术制造的要求,必须采用新的方法弥补设计与制造之间的鸿沟。Synopsys公司DFM事业部总监Srinivas Raghvendra 对该领域的关键技术进行了阐述。   半导体行业正处于一个前所未有的变革时期,对“摩尔定律”的不懈追求带来了层出不穷的物理和经济挑战,而且这些挑战往往看起来是无法克服的。现在,硅元件的特征尺寸甚至是硅元件之间的间距都已经小于用于硅元件制版的光的波长。一旦制版完成,材料特性和电气特性可能会极大程度地改变芯片的性能和可靠性。   这些光蚀刻技术和材料效应相结合,在130nm技术......

证重用具有现实意义
PolySwitch PPTC器件在汽车电子IEEE 1394网络中的应用
MCM高速电路布局布线设计的信号完整性分析
芯片设计的一次性成功
一种低噪声宽带低通有源滤波器的设计
一种高效的复信号处理芯片设计
双层AMBA总线设计及其在SoC芯片设计中的应用
基于FPGA的可编程定时器/计数器8253的设计与实现
可重定位的基于事务的系统级验证
 
下一个:[EDA/IC设计]IC封装设计极大影响信号完整性
简介:
IC器件的封装不是一个在IC芯片和外部之间的透明连接,所有封装都会影响IC的电性能。由于系统频率和边缘速率的增加,封装影响变得更加重要。在两种不同封装中的同样IC,具有两种完全不同的性能特性。 这些电性能以寄生器件的形式出现,包括连线或引线之间的电容耦合、电感和电阻值。封装的布局和结构确定了寄生器件的值,这些值在IC整体性能上有重要影响。信号中由封装导致的寄生参数的影响包括接地反弹和噪声、传播延迟、边缘速率、频率响应和输出引线时滞。 目前有朝着更小的CSP封装发展的趋势,例如DQFN封装。其他封装设计正在经历一个使用中的高潮,例如球栅阵列(BGA)。新的封装设计能够减少改变器件性能和信号形式的......
 

上一个:[EDA/IC设计]测试复杂的多总线SoC器件

老古开发网版权所有 2006年9月 asp.Net V2.0 设计:老古
页面缓存:10分钟 执行时间:31毫秒