快速零功率（FZP）技术
　　快速零功率是在CoolRunner XPLA3和CoolRunner-II 器件中采用的专利技术,利用这一技术可设计中高速、低功耗的可编程逻辑器件。这一技术替代了竞争CPLD产品中使用的读出放大器（Sense Amplifier）技术,代表了可编程逻辑设计方法的一大突破,可使系统电流需求降到最低,几乎不消耗闲置电流,并且允许采用小型的芯片级封装。FZP技术在1.8V及更低电压时的性能高于读出放大器技术,而且基于读出放大器的CPLD不能有效地采用0.18微米的工艺。由于采用了FZP技术,使CoolRunner-II的闲置功耗小于1.8V×100μA=180μW。

高级接口标准支持
　　CoolRunner-II高级I/O接口功能可满足范围广泛的产品应用对系统连接的各种要求,包含了物理接口和使系统接口带宽最大化的协议,提供目前消费类CPLD中最快和最灵活的电气接口。它提供了DataGate这样的针对电源管理的可编程开/关切换接口,以及象LVTTL、LVCMOS、HSTL和SSTL这样的高级接口,从而支持与外部高性能存储器和其他逻辑设备间的无缝连接。CoolRunner-II CPLD中包括的另外一功能是史密特（Schmitt)触发器输入（也称为输入滞回）,使模拟器件接口更容易,可以加快信号的转换和降低功耗。史密特触发器输入还可用来构成一个简单的振荡器电路。这减少了器件成本,从而进一步降低了成本。
时钟管理功能
　　在当今快速发展的高技术电子设计中,为达到所需要的性能和降低功耗,时钟管理变得越来越重要。为迎接这一挑战,CoolRunner-II CPLD同时提供了用于提高性能的时钟倍频和用于电源管理的时钟分频功能。通过借鉴处理器电池节约的做法,CoolRunner-II系列提供了一项独特的功能,Xilinx称之为CoolCLOCK。CoolCLOCK结合了时钟分频器和时钟倍频器,可将输入时钟除2,然后输出时再加倍,从而在降低内部功耗的同时保持同样的性能。
保障设计安全性
　　系统设计人员为保护他们的设计代码不被别人非法窃取,需要有效的保障设计安全的技术。CoolRunner-II提供了内嵌于器件层并分散在整个芯片中的四级设计安全性,使非法的窃取几乎不可能。

软件支持
　　Xilinx公司免费的ISE WebPACKTM软件和基于因特网的WebfitterTM设计软件完全支持CoolRunner-II系列。Xilinx WebPACK软件使设计人员拥有一个全功能的可下载的具有HDL和ABEL综合和模拟功能的桌面解决方案。Xilinx基于因特网的WebFITTER设计软件为设计人员提供了一个可对采用CoolRunner-II和所有Xilinx CPLD系列器件的设计进行评估的免费CPLD设计适配工具。除了免费的基于Web的软件。Xilinx还提供了4.1i集成软件环境 （ISE）软件工具系列。ISE4.1i是业界最先进的可编程逻辑开发系统,包括主动时序收敛（ProActive Timing Closure）技术,并集成了一些用于高级逻辑设计的最强大的EDA工具。
　　CoolRunner-II系列的第一款产品XC2C64(64个宏单元) 已经可以供货,其余5款产品也将在下两个季度内供货。它提供范围广泛的封装选择以支持不同的应用。可为便携式和空间紧张的应用选择小型芯片级封装,为成本敏感的应用选择表面安装封装,以及对于高性能应用选择多达324引脚的BGA封装。