老古开发网首页
导航:老古开发网首页文章索引文章分类半导体→[3D封装是唯一发展提高方向]
| -文章搜索 - 最新文章 - |

3D封装是唯一发展提高方向

发布时间:2003年12月2日 点击次数:549
来源:半导体国际   作者:
 
  在1990年代,半导体封装在新技术和工艺开发方面取得了稳步的进展。特别是临近世纪之交时,和技术的快速发展相对应,创新能力也达到了高潮。首先, BGA占据了封装的领先地位。BGA方式降低了封装尺寸、提高了I/O速度、改善了性能和工艺,生产成本也达到了可以接受的水平。接着CSP封装,它I/O速度更快,性能更好,组装更容易,成本更合理,可靠性更好,封装尺寸显著缩小,达到或接近芯片的大小。显然,封装技术快到极限了,在X和Y方向上,其大小和芯片已经几乎完全相等了。
  现在,晶片薄型化技术使芯片厚度达到了100, 75 甚至50μm的水平,从而使发展重点转向Z轴和封装堆叠技术上。实际上,通过晶片的薄型化,目前许多堆叠封装技术已经能使多芯片封装的纵向厚度达到昨日的BGA和CSP水平,甚至更薄(约1.2mm)。看起来Z轴是最终的发展前沿的领域,封装厂商正在开发各种堆叠式封装技术。
  在和许多封装供应商的谈话中,我们发现他们对3D封装的热情越来越高。然而,在广泛接受这项技术之前还必须解决一些问题。从现有和开发中的各种技术来看,仅用一种复杂而全面的万能方法就可以解决所有问题的可能性很小。就象BGA和CSP一样,将来会出现许多堆叠式封装形式。这是个好消息,因为各种应用都会有相应的封装方法能满足各种要求。
  3D封装要考虑的要素包括电路基板的层叠和折叠、引线焊接、倒装芯片封装技术、导电胶或内连线的组合等等,通过混合使用各种技术,最终将倒装芯片和无铅或低熔点焊球堆叠在一起。
  至于是芯片还是封装堆叠问题,看起来大部分应用倾向于堆叠式封装。芯片堆叠和封装堆叠相比较,主要的区别是芯片堆叠带来了如何保证芯片合格的问题,而封装堆叠的优点是所使用的芯片是事先经过测试合格的。此外,还有一个区别是合格的堆叠封装可以接受多家供应商,而不需要花费很多新的开发时间和成本。

  显然,目前的BGA和CSP结构有力地推动了3D封装的发展。尽管我们现在还处于该技术是否能被人们广泛接受的早期阶段,还有很多问题有待解决,但是客户很快就会希望3D封装方法能在一些移动无线系统中得到应用。也许每种应用都需要独特的封装技术,但是在现有的各种堆叠式封装革新技术中,你就有可能找到最合适的一种。

欢迎进入老古论坛进行讨论
[半导体] 相关文章:
浸入式光刻建模工具
简介:
Sigma-C GmbH新推出的建模工具有助于芯片制造人员评估浸入式光刻的性能。通过在晶圆和步进透镜之间充满一层液体,可将目前193nm曝光设备扩展应用到45nm或更小的芯片制造节点中。 该工具模拟了加深的聚焦深度,仿真了在节点使用沉浸光刻技术的立体晶圆堆栈外形,可确定映射到晶圆上掩模的移动步长,并输出一个立体的保留外形。设计人员在生产之前可通过评估来判断芯片的工艺是否正确。 Sigma-C www.sigma-c.com ......

300毫米Epi RP CenturaR 外延系统
超厚光刻胶
300mm铜电镀系统
氟气生成系统
Kulicke & Soffa苏州厂正式运营
诺发和上海复旦大学成立半导体工艺技术研究中心
Fairchild苏州封测厂正式启用
多孔MSQ膜的清洗和k值恢复
如何实现45nm工艺引起人们强烈的兴趣
 
下一个:[测试测量]ATE测试软件
简介:
LV2004新型内建自测试(BIST)产品线,据称能缩减系统级芯片(SOC)、存储器及其它设计的IC测试循环时间达两个月。它能实现测试自动化,并能访问SOC及存储器的设计、调试及制造测试阶段。该产品可被安捷伦、Inovys、LTX及Teseda的自动化测试设备平台(ATE)所支持。该解决方案包括两大关键技术:Embedded Test Planner及Wrapper TAP(WTAP)。Embedded Test Planner是一种预测性的分析工具,据称能确定出设计架构和嵌入测试要求之间的不兼容性,因而能使设计迭代最小化。LV2004还包含许多新型先进的性能,并采用了内存BIST控制器。它还......
 

上一个:[新闻热点]宏力半导体开始接单

老古开发网版权所有 2006年9月 asp.Net V2.0 设计:老古
页面缓存:10分钟 执行时间:16毫秒