老古开发网首页
导航:老古开发网首页文章索引文章分类EDA/IC设计→[Certify高性能的ASIC验证工具]
| -文章搜索 - 最新文章 - |

Certify高性能的ASIC验证工具

发布时间:2005年9月13日 点击次数:544
来源:EDN电子设计技术   作者:
 

产品名称 产品型号  Certify

  参选产品简介: Certify解决方案容许你用可编程逻辑来做原型验证和调试你的ASIC设计。在时间表上你可以: 1、 以接近实时的速度验证和调试软件和硬件 2、 在做ASIC的综合和布局布线之前验证产品的功能,节约数月的时间 3、 验证硬件设计要比仿真器快1000倍以上每一代的半导体工艺都增加了ASIC设计中系统级的容量。

  然而,旧的验证方法只能验证逻辑和存储器。基于Certify的原型验证可以使你对整个SOC设计在RTL级做全面的验证,例如复杂的IP CORE,和高速的系统I/O; RTL原型验证由于把Synplicity公司的BEST综合算法及原型验证的先进性,如快速分割技术和最终的FPGA结构结合起来,Certify可以确保得到最佳的RTL原型验证的性能。这是唯一的一个能够同时做多个FPGA之间的时延分析和综合的ASIC原型验证的工具——优化了整个原型验证的性能,而不是单独的FPGA。 一个更有效的方法使用Certify,用户只需花费几天的时间就可以把用来验证的RTL代码转到多片可以完成相同功能的FPGA上去。与此相比,传统的方法则要花数月的时间。

  使用Certify,你可以在不到一个月的时间内建立完成一个完全基于FPGA的硬件原型验证,这只是硬件仿真器价格的一小部分,同时还可以得到极佳的验证性能。Certify已经可以支持所有的硬件原型验证系统,如可重构原型验证硬件盒,标准的原型验证预定义板,或者允许你建立自己的原型验证板。传统的ASIC设计和验证方法依赖于何时从工厂拿到第一颗硅片,然后做系统级功能验证。这意味着你的软件开发组必须等待ASIC的综合,布局布线和实验样片,然后开始系统集成和做有效的调试。使用Certify你可以用RTL原型验证来测试硬件和软件的功能,找出问题,并解决问题,使你的设计能够一次成功。


欢迎进入老古论坛进行讨论
[EDA/IC设计] 相关文章:
Libero 6.1版本FPGA集成设计环境
简介:
产品型号 Libero 6.1 版本集成设计环境    参选产品简介: Actel的Libero集成设计环境为以Flash为基础FPGA系列提供全面优化的支持,可让客户完全发挥新型低成本器件的全结构功能和特性,实现器件的序列性能。Libero 6.1 集成设计环境具有多项性能、资源优化和易用特性,与先进的第三方设计工具配合使用,包括Magma、Mentor Graphics、SynaptiCAD和Synplicity等,可通过仿真、综合及布局实现高效和流畅的流程。   Libero工具套装支持混合模式设计输入,让设计人员可选择在设计中将高级VHDL或Ve......

封装级集成: 超越摩尔定律
高速数据传输接口DDR2 I/F 的特性及测试
嵌入式电阻与电容
DFM: 碰撞然后合作的世界
逻辑综合中对关键路径处理方法的研究
边界扫描结构的FPGA实现
如何选择正确的验证方法
复杂SoC设计中的功率管理 (下)
一种新型线性调节器的鲁棒性频率补偿设计
 
下一个:[EDA/IC设计]E8921A/AN ADS Momentum 3D-平面仿真器
简介:
产品型号 E8921A/AN    参选产品简介: Momentum 3D-平面仿真器是安捷伦公司ADS(高级设计系统)最新公布的业界第一种64位矩量法电磁场分析软件。新的64位计算能力消除了计算机内存对电磁场分析的限制并将电磁场仿真和验证的运算时间缩短了一半。对于大面积互连、封装、以及天线阵列结构等问题的运算速度比以往的软件快8倍以上。 直到现在,3D-平面电磁场仿真器都只能在32位的处理器上运行,例如普通的个人计算机。32位计算机的内存量上限一般是几个GB,这种内存量的限制同样限制软件分析的尺寸和复杂程度。设计者在这种情况下,只能简化他们的设计或牺牲......
 

上一个:[EDA/IC设计]Allegro ® RF PCB RF系统互连和PCB设计工具

老古开发网版权所有 2006年9月 asp.Net V2.0 设计:老古
页面缓存:10分钟 执行时间:16毫秒