简介:
卓联半导体公司 推出了一对时钟芯片组合，可为 SONET/SDH（同步光纤网络/同步数字系列）和 PDH（准同步数字系列）系统提供全面的功能集和高性能。卓联的 DPLL（数字 PLL）和 APLL（模拟 PLL）针对从企业到网络核心的广泛领域的线路卡应用。 随着日益复杂的网络架构和更高速传输系统的部署，可靠的网络时钟和同步的获得变得越来越困难。 为确保电信级性能，设备必须使用 DPLL 和 APLL 的前后组合来提供优越的时钟功能和性能，同时还要以较大的抖动冗余度来满足系统兼容的要求。但是，目前市场上的方案需要同时使用不同厂家的多个产品，因而常常使抖动性能和功能集无法达到最佳化。 ......