|
|
| | -文章搜索 - 最新文章 - | |
TransEDA验证收敛工具承诺“一体化”控制 |
| 发布时间:2006年2月22日 点击次数:493 |
| 来源:电子工程世界 作者: |
日前公布了其下一代验证收敛解决方案Assertain的生产版本,Assertain在单一环境下提供了数字设计验证流程的“一体化”测量和控制。该产品据称已通过广泛测试,将在近日于日本Yokohama举行的2006年电子设计和解决方案博览会上展示。 Assertain采用了“要求可追踪技术(requirements traceability techniques)”,可监控从最初的文本规格到经过验证的RTL的所有验证过程。 该产品无缝集成了:规则、协议和断言检查(Rule, protocol and assertion checking),代码和断言覆盖(Code and assertion coverage),设计和断言可覆盖能力分析(Design and assertion coverability analysis),测试包优化(Test suite optimization),规范覆盖等功能(Specification coverage)。 该产品将按应用提供三个不同的级别。Assertain HDL量化纯粹RTL设计不用任何断言的动态验证。Assertain ABV用于管理基于断言的验证流程,采用了TransEDA的断言覆盖评估表。Assertain VCM是该产品最完整的版本,设计用于控制从文本规格到经校验RTL 设计的校验和验证过程。 Assertain HDL和ABV均可基于Solaris和Linux平台面向VHDL、Verilog和SystemVerilog,下月将增添PSL断言支持。Assertain HDL年订阅许可费用起价为1.6万美元。 |
|
|
|
|
[EDA/IC设计] 相关文章: 欧洲启动数字系统芯片功率泄漏控制项目简介:
来自欧洲7个国家的14家高等学府和科研院所组成的研发联盟日前启动一个旨在通过解决65nm节点以下CMOS制造工艺中的功率泄漏问题来改进下一代系统芯片设计的开发项目。根据IST第六框架计划的“纳电子”战略目标,欧洲委员会为这个名为CLEAN (控制NanoCMOS系统芯片泄漏功率)的项目提供了450万欧元的赞助费。 在线宽大于0.1μm的微电子电路中,与晶体管泄漏电流相比,计算、通信和存储操作造成的动态功耗是芯片功耗的主体。因此,直到今天,在没超过这个技术节点的芯片设计和开发过程中,泄漏电流控制并未被芯片厂商当作一个主要问题去对待,而且芯片设计主要集中在优化和最小化动态功耗等方面 ...... IMSI推出Macintosh CAD产品适用的TurboCAD软件
适用于便携式应用的高级逻辑封装解决方案
中国IC设计业走过完全复制阶段,反向设计服务趋热
信号完整性与电源完整性的仿真分析与设计
SVPWM信号发生器的VHDL实现
台联电董事长曹兴诚辞职 CEO胡国强将接任?
两EDA公司携手,共促高效率的SystemC编码风格
Altium新工具以一体化设计消除FPGA到PCB集成的障碍
ESL供应商Bluespec加入Spirit联盟,推进IP互用性 |
|
|
|