PMC-Sierra公司在近日的秋季处理器论坛（Fall Processor Forum）上发布了其第三代高集成64位MIPS多处理器。这款RM11200处理器采用PMC-Sierra业经验证的系统级芯片（Soc）平台设计方案和90纳米CMOS制程工艺，集成两个全新设计的1.8 GHz E11K CPU核心，并采用了高速内存和I/O接口，其中包括两个DDR2、两个PCI Express、四个千兆以太网端口和HyperTransport。RM11200处理器在设计上为客户提供了最高水平的处理性能、低功耗以及高度集成，可用于高性能的网络、存储和通讯应用，如企业路由器、存储系统和DSLAM。

为了满足下一代网络、存储和通讯设备的高带宽要求，RM11200处理器提供了诸如DDR2、PCI Express、千兆以太网和HyperTransport等多种内存和I/O接口。它的两个64位DDR2内存控制器支持高达DDR2-800的频率，并且支持8位ECC纠错。PCI Express接口可支持两个4-lane接口或单个8-lane接口。其4个以太网接口支持每端口8个队列自动分配，并能执行硬件校验和功能。另外，HyperTransport接口运行速率高达600 MHz，可提供高达10 Gbps的全双工带宽。所有这些I/O接口都支持Direct Deposit™。这项技术允许外部的外设直接写入到L2高速缓存中，从而避免了代价高昂的外部内存存取，同时大幅提高了系统性能。

以E9K CPU业经证实的优异性能为基础，每个E11K核心均将指令Cache容量 翻4倍至64KB、将数据Cache容量翻2倍至32KB，并提供了共达1 MB的芯片内L2高速缓存，而且L1和L2缓存均采用了ECC纠错以保持最高的数据可靠性。双7级对称式超标量E11K核心采用5态MOESI高速缓存同步协议，支持全硬件处理器对处理器的高速缓存同步功能，并且支持每个I/O接口的全硬件I/O同步功能。

XBAR采用极低的3纳秒端口对端口延迟时间，将处理器核心、内存和I/O接口连接起来，并且支持累计超过1 Tbit/s的带宽。XBAR采用了无时钟（clockless）技术，由于这项技术不需要全局时钟信号，从而削减了这方面的功耗。因此，XBAR的功耗与其正在交换的数据量成正比。

2005年第2季度将能够提供RM11200器件的最初样品，大批量定价估计为450美元。RM11200处理器采用90纳米CMOS制程工艺，并以1152针Flip Chip BGA封装供货。