Cadence宣布掌微科技（Centrality CommunICations）采用了具有全局综合技术的Cadence? Encounter? RTL Compiler和Encounter Conformal? Equivalence Checker设计工具,成功加速了其芯片实体设计过程,并大大缩小了芯片尺寸。在Cadence先进设计工具的帮助下,芯片设计周期短,硅片（QoS）质量高,产品更具有市场竞争力。
 
    在Centrality Atlas?导航处理器系列芯片设计中,掌微科技采用Cadence Encounter RTL Compiler XL和Encounter Conformal Equivalence Checker设计工具,为导航及娱乐系统（NIS）市场带来功能与价值方面的崭新标准。掌微科技还在Cadence技术帮助下成功化解
项目中的设计瓶颈,为项目节省长达半个月的时间,大大加快了产品上市速度。
 
    具有全局综合技术的Encounter RTL Compiler能使设计团队发挥更好的水平,在更短时间内,设计出更具竞争力的产品。目前,全球二百多家企业都已在消费电子、通讯、网络、图形等高度复杂的产品设计中采用了这项先进的Encounter技术。
 
    Encounter Conformal Equivalence Checker使用自主开发的形式技术验证片上系统(SoC)从RTL 到版图的设计。Encounter Conformal Equivalence Checker提供唯一完整的等效检查(Equivalence Check)解决方案,能够验证众多电路类型,包括复杂算术逻辑、数据流、存储器和定制逻辑,并可在低功耗下执行各项验证任务。
 
    具有全局综合技术的Encounter RTL Compiler和Encounter Conformal Equivalence Checker是Cadence Encounter数字IC设计平台的核心技术,也是Cadence Logic Design Team Solution的重要组成部分。具有全局综合技术的Encounter RTL Compiler现可提供L, XL和GXL三套方案,可以更好的满足客户在不同级别复杂性设计中的各种需求。