为DDR-SDRAM量身定制的高效电源管理芯片
Efficient Power Management ICs Tailored for DDR-SDRAM Memories

引言
---一种新型的SDRAM (单数据随机存取存储),即双数据速率 (DDR) SDRAM (JEDEC标准JESD79和JESD8-9) (简称DDR) 已经在桌面和便携式计算应用中非常流行,这要归功于其具备的卓越性能 (起初的数据速率为266MB/s,而一般SDRAM只有133MB/s)、更低的功耗,以及比同级存储技术更具竞争力的价格。其后,DDR数据速率更提升至400MB/s。最近推出的第二代DDR或称DDR2 (JESD79-2A),已将数据速率从400MB/s提升至667MB/s。因此与之前的SDRAM技术相比,DDR存储器需要更新更复杂的功率管理结构。
---本文主要阐述DDR-SDRAM存储器的功率要求,涵盖静态、瞬时和待机工作模式,还将讨论其他可选的电源管理方案,并给出一个基于有效开关调压的完整电源管理系统实例。最后还阐述了DDR-SDRAM存储器未来的发展趋势。

DDR电源管理结构
---图1所示为第一代DDR存储器的基本电源管理结构。在DDR存储器中,输出缓冲器是一个推挽结构,而输入接收器处于差分结构。这就需要参考偏置中点电压VREF,以及能够供应和吸收电流的电压终端匹配。后一个特点 (供应和吸收电流) 是DDR VTT终端匹配与PC主板上其他终端匹配的不同之处。值得注意的是,前端系统总线 (FSB) 的终端匹配将CPU连接至存储器信道中心 (MCH),由于只是正极信号的终端匹配,该终端只需要电流吸收功能。因此,这种终端匹配不能用在或适应DDR VTT终结结构上,需要新的电源管理设计。
---第一代DDR存储器的逻辑门供电电压是2.5V。在芯片组的输出缓冲器和存储器模块上相应的输入接收器之间,一般有一条走线或者小分支,需要利用图1所示的电阻RT和RS进行适当的终端匹配。如果包括输出缓冲器在内的所有阻抗都计算在内的话,每个终结的线可以吸收或供应电流 +/-16.2mA。如果系统接收器和发射器之间的走线比较长,可能两端都需要终端匹配,这样便需要双倍的电流。
---DDR逻辑所需的2.5V VDDQ有±200mV的容差。为了维持噪声性能,DDR终结电压VTT必须能够跟踪VDDQ。VTT必须等于VDDQ / 2或约1.25V,精度为±3%。最后,参考电压VREF必须在VTT和VTT+40mV的范围。电压能够跟踪,加上VTT必须同时具有电流供应和吸收能力,对DDR存储器电源管理来说是个独特的挑战。

较差情况下的电流消耗
----VTT 终端匹配
---假设128MB存储器系统的结构如下：128位宽总线;8个数据闸门;8个掩码位;8个Vcc位;40个地址线 (2组20个地址线),共192线。每条线路消耗的电流为16.2mA,最大电流消耗为：192×16.2mA = 3.11Apeak。
----VDDQ供电电压
---当VTT吸收电流时VDDQ提供电流。VDDQ电流是单极的,最大值等于VTT的最大电流,即3.11A。

平均功耗
---一个128MB存储器系统一般由8×128Mb器件组成,其平均功耗为990mW,不包括VTT终结功率。
---来自VDDQ的平均电流IDDQ为
---IDDQ =PDDQ/ VDDQ=990mW/2.5V=0.396A
---同样地,终结电阻所消耗的功率PTT为660mW 。来自VTT的电流ITT为
---ITT=PTT/VTT=660mW/1.25V=0.528A
---最后,因为VREF供电电压有很低的阻抗,可以得到很好的抗噪性能 (<5mA),因此VREF的电流IREF值可以足够大。
---128MB DDR存储器电源管理系统设计的主要静态参数总结如下：
---VDDQ = 2.5V, IDDQ =0.396A平均值, 3.11A峰值 (供应)。
---VTT = VDDQ /2=1.25V, ITT = 0.528A平均值, 3.11A峰值 (供应和吸收)。
---VREF= VDDQ/2=1.25V,IREF=5mA
---当然,如果利用VDDQ为终端匹配之外的其他负载供电,其容量必须相应提高。

瞬态工作模式
---DDR存储器的指导文档JEDEC JESD79和JESD 8-9规定VTT电压必须等于VDDQ电压的一半,容差为 +/-3%。该容差应包括由线转换所引起的总线负载瞬态值。然而,这没有提及两个评估供电电压VTT的电容要求所需的规格：JEDEC规范没有说明VTT跟随VDDQ需要多大的带宽,也没有规定VTT的最大负载瞬态值。
---实际上,该规范的目的是实现最大的抗噪性能。因此,尽管没有硬性规定VTT在任何时候都必须等于VDDQ的一半,但是所用的带宽越大,系统就越稳定。出于这个原因,有必要采用宽带开关转换器来生成VTT。
---对于VTT负载瞬态值,电流可以从 +3.11A下降到 -3.11A,从供应电流转向吸收电流。这种以40mV为门限的6.22A电流下降需要仅7mΩESR的输出电容。然而,有两个设计可以缓和这一要求。第一是实际DDR存储器所吸收的电流并没有到达3.11A,测量结果表明典型电流在0.5A～1A范围内。第二,吸收和供应电流之间的转换很快,甚至连转换器都觉察不到。从正向最大电流转向反向最大电流要求总线从所有的1转换到所有的0,然后保持在那一状态,时间至少等于转换器带宽的反相时间。这应该在10μs数量级,加上总线运行速率为100MHz,因此要在全部0状态保持1000个周期！事实上,VTT的输出电容只需要达到40mΩ ESR即可。

待机工作模式
---DDR存储器可支持待机工作模式。在这模式下,存储器仍保留其内容,但不能被主动寻址。例如,在笔记本电脑就可看到这种待机状态。待机时,存储器芯片不与外界通信,因此可关闭VTT总线电源以节省电能。当然,VDDQ必须保持上电状态以便存储器保存其内容。

线性方式与开关方式

---前面已提及,DDR系统的平均功耗为：PDDQ=990mW,PTT=660mW。
---总量为：PTOTDDR=990mW+ 660mW = 1650mW, 而同类SDRAM系统的消耗为2040mW。
---如果采用线性调压器来终结VTT,那么PTT功率效率为50％,这是根据Vout/Vin = VTT /VDDQ = 0.5来确定。这意味着VTT调压器要消耗额外的660mW功率,使得总平均功耗上升至1650+ 660 = 2310mW。这一数字比SDRAM的功耗还高,因而也就抹杀了DDR存储器低功耗的优点。
---就PDDQ而言,大部分功耗优势来自2.5V的VDDQ,相对于传统SDRAM的电压为3.3V。然而,一般的PC机箱所提供的电压为3.3V,而2.5V电压需要通过主板提供。除非有一个有效的调压方案来生成VDDQ,否则将再一次失去这种功耗优势。因此,应采用开关调压方式来处理DDR存储器的PDDQ和PTT功率。

第二代DDR (DDR2)
---对于DDR2,VDDQ从2.5V下降到1.8V,而VTT从1.25V下降到0.9V,其吸收/供应电流能力为 +/-13.4mA。因此,DDR2的功耗要比第一代DDR少得多。举例说,DDR2-533的功耗只是DDR-400的一半。前面提及的所有DDR静态和动态情况都适用于DDR2。DDR2的终结方案与图1中的DDR方案稍有不同,因其终结电阻在芯片内,而不是在主板上。尽管如此,DDR2仍然需要一个外部VTT终结电压。鉴于DDR2的功耗较低,因此可以使用VTT线性调压器,特别是应用在对简单性和成本要求比功耗更重要的情况下。

专为DDR和DDR2存储器而设计的FAN5236
---有很多DDR功率IC可供选择。例如,飞兆半导体带有集成MOSFET的ML6553/4/5;用于高功率系统的FAN5066;以及新推出的FAN5068,是DDR和ACPI (高级配置与电源接口) 的二合一控制器。而飞兆半导体的FAN5236是专为DDR存储器系统设计的完整功率芯片。它在单个芯片内集成了VDDQ开关控制器、VTT开关控制器及VREF线性缓冲器。VDDQ开关控制器可工作于5V～24V范围内的任何电压,而VTT开关则不同,其输入是VDDQ,而且与VDDQ同步切换。这两种开关的电压输出范围都介于0.9V～5.5V。由于总线由VDDQ的2.5V (DDR) 或1.8V (DDR2) 驱动,并为VTT 的1.25V (DDR) 或0.9V (DDR2) 所终结,功率在某程度上于VTT 和VDDQ之间流通。从VDDQ获取VTT可减少总流通功率,因而减少流通功耗。也可以关闭VTT开关进入待机状态。图2是一个典型应用,表1则列出一个4A 连续、6A 峰值 VDDQ应用的相关材料清单 (BOM)。该电路可以很容易地针对DDR2应用而调整VDDQ为1.8V (通过分压电阻R5/R6),VTT为0.9V。

未来趋势
---正如多年来的一贯趋势,客户需要更多的存储器来运行更大的软件。如英特尔的服务器板等系统在设计时已经带有很大容量的DDR存储器,有些甚至带有16GB的存储器。要给这种系统供电,仅降低DDR的功耗要求是不够的,因此需要转向DDR2存储器技术。虽然DDR2的发展还处于起步状态,但业界已经开始讨论下一代的PC存储技术DDR3了,不过预计DDR3在2007年或之后才可能进入市场。