---“超宽带”（UWB,Ultra Wide Band）是一种可实现高效短距离高速数据传输的技术,其应用主要有无线USB和音频/视频流的传输。自从美国通信委员会（FCC）为UWB开放了从3.1～10.6GHz的工作频谱以来,已经出现了多个旨在实现高速短距通信系统的标准。在多频带OFDM联盟的一项建议中,是将分配的频谱划分成QPSK-OFDM调制子频带,每个子频带为528MHz。
---按照该建议,在强制工作模式下,器件在3.1～4.8GHz的三个较低频带的载频间跳频,其发射功率应低于FFC规定的-41.25dBm/MHz的极限值。另外,这些低信号电平要求采用低噪声接收链路,而2.4GHz和5GHz频带的强带外干扰,以及与工作在频带内的其他系统共存的需要,要求该链路必须具有较高的线性和选择性。这样,整个系统才能实现强劲的高速率数据传输。本文将从两个方面对采用SiGe BiCMOS工艺的UWB快速跳频频率综合器和射频接收信号链路进行简要的论述。 快速跳频频率综合器
---用于UWB数据传输的综合器必须能够满足快速频率切换要求。上面提到的跳频方案是在相邻频谱上同时工作的微微网 (piconet) 之间进行的,该方案规定,在位于3432MHz、3960MHz和4488MHz频率处的三个较低频带的载频之间进行跳频,每隔312.5ns进行一次。而频率综合器必须在这些载频之间切换,转换时间最长不能超过9ns。在载频纯度方面的要求同样非常严格——位于5GHz范围内的所有发射杂散噪声必须控制在-50dBc以下,这样才能避免带外强干扰的下变频进入有用的信号频带,保证通信的有效性和高效性。
---因此,综合器必须具有快速频率切换的能力,同时还要满足既能简化电路设计,又不增加很多功耗的要求。而采用单PLL的方法需要使用一个实际上无法实现的高参考频率来满足稳定性的要求。如果每个频带（3432MHz、3960MHz和4488MHz）都使用1个 PLL,然后再通过选择进行切换的话,就需要3个PLL。这种方法不但成本较高,而且对电感耦合和3个PLL间的频谱泄漏十分敏感。理想的方法是在一个所谓的多频产生器内整合所需的所有LO频率。这种方法只需使用2个PLL,是一种既精简又可实现低功耗的解决方案。
---多频产生器的原理如图1所示。PLL的I和Q是两个正交的相同输入的参考频率,可分别产生固定频率为3960MHz和528MHz的两个信号。3960MHz信号是2号频带的载频。利用一个单边带（SSB）混频器将该信号与-528MHz或+528MHz进行正交混频,可分别生成1号频带和3号频带。SSB混频器前面的频率选择开关用于选择相应符号的528MHz信号。
---图中的PLL8G包含一个工作在7.92 GHz的振荡器,其输出信号馈送至静态2分频分频器,生成3960MHz的I信号和Q信号。PLL2G采用同样的方式从内部2.112 GHz信号生成正交的528MHz信号。2个PLL使用一个来自外部并在内部进行缓冲的公用44MHz参考信号。所需的频率是SSB混频器通过将3960MHz信号与-528MHz、DC或+528MHz信号进行正交混频产生的。-528MHz、0Hz和+528MHz之间的切换是由频率选择器根据外部提供的两个控制位Sel0和Sel1实现的。滤波器用于抑制PLL2G中的静态2分频电路产生的528MHz信号的强三次谐波。如果这个频率为1584MHz的谐波与3960MHz信号混频,将在3960MHz + 1584MHz = 5544MHz处引起强激励,并在802.11a 干扰信号存在时在下变频后使UWB信号带宽内产生带内发射杂散;或者在3960MHz - 1584MHz = 2376MHz处引起强激励,在有802.11b/g干扰信号时产生发射杂散。
 ---为了改善相位噪声性能和降低功耗,两个振荡器均使用了数字控制MOS电容器,以获得20%的调谐范围,实现VCO的低控制增益（量级为50MHz/V）,从而降低两个PLL输出的乱真频率。VCO的有源部分利用源自技术实现,8GHz和2GHz VCO分别从2V稳定电源获得4.8mA和3.7mA的电流。
---8GHz PLL的主分频比为整数比,等于 N =7920/44 = 180。选择不同的素数,可以得到所需分频器子单元的分频比：N=180=2×2×3×3×5。第一个2分频电路如图2所示。锁存器前面的输入时钟晶体管的发射极与数据对前面的时钟晶体管的发射极一样,可构成一个差分对。该技术解决了I&Q信号质量与任何尾电流源不匹配的问题。2GHz PLL也采用了类似的方法,所需的分频比48可表示为N=48=2×2×2×3。
---由于正交 SSB 混频器工作在复杂信号,因而为对信号进行频移而不致产生镜像信号提供了机会。528MHz频率符号的反转是通过反转一个528MHz信号的I&Q信号获得的,如图3中的-1增益块所示。如果要接收或发射2号频带,将3960MHz信号移频0Hz,并使用一个直流信号控制SSB级,在SSB混频器输出端即可不使用多路转换器。混频器采用吉尔伯特乘法器,如图3所示。
---采用0.25μm SiGe BiCMOS工艺的多频产生器是一种基于2个PLL和1个SSB混频器的快速跳频多频产生器,从1号频带（3432MHz）到3号频带（4488MHz）的跳频不到1ns。其管芯面积为1070×970μm2,功耗为73.4mW,完整集成的多频产生器在2.7V电源电压的功耗为27.2mA,输出测量缓冲器的功耗为11.8mA。其在5GHz和2.4GHz ISM频带内的乱真频率分别低于-50dBc和-45dBc。因此该产生器满足3频带OFDM UWB系统的要求,能够与802.11a和802.11b/g等其他系统同时工作。 
UWB 射频接收信号链路
---除了上面介绍的跳频方案外,要实现高速短距通信系统还必须具备射频抗干扰接收链路。遗憾的是,在2.4GHz和5GHz频带存在着强带外干扰,而且还有其他系统需要工作在同一个频带内,因此要求接收信号链路必须具有较高的线性和选择性。
---要发挥“超宽带”通信的优势,必须保证器件能够在有邻近干扰源（如802.11a WLAN发射机）的情况下接收几十米外的发射机数据。也就是说,在相隔仅几百兆赫的频率且存在+23dBm干扰信号的情况下,接收UWB信号的灵敏度须达到-70dBm。这对前端的噪声和失真都提出了严峻的挑战。另外,为了限制后端模数转换器（ADC）的动态范围,必须对干扰信号进行滤波,使之低于有用信号的电平。采用具有更高衰减、具有极为精确和陡峭的滚降特性的宽带中频（IF）滤波器即可满足上述要求。
---如图4所示,为了减弱强带外干扰信号,在UWB接收器链路的前端使用了一个片外滤波器。采用单端RF输入的片内低噪声放大器（LNA）可在不使用宽带平衡-不平衡变换器的情况下减少不必要的损耗和成本。但是,这样做反而使满足线性要求的问题复杂化了。LNA后的吉尔伯特混频器具有与有源平衡-不平衡变换器作用类似的隐含功能。混频器产生的正交（I和Q）输出需经IF滤波器级进行滤波和放大。
---为了具有较高的线性,同时不使用任何附加的外部元件又使三个较低频带的输入阻抗为50Ω,可以采用如图5所示的具有组合反馈机制的LNA电路。它由一个共发共基放大器输入级（Q1和Q2）、电压缓冲器（Q3和Q4）和后端白色发射极跟随器组成。变压器的初级线圈、次级线圈分别与发射极和集电极连接,与R1和C1一起构成了电流反馈电路。
---芯片测试结果表明,LNA的增益为11dB,有用频带（3.25 GHz～4.75GHz）内的噪声指数约为3dB。该增益和噪声性能可一直维持到约13GHz,能够适用于从3.1GHz至10.6GHz的整个UWB频带范围。
---UWB 接收器链路采用切比雪夫（Chebyshev）低通滤波器,它包括多个放大级和一个无源开关衰减器。由于采用了零中频结构,I和Q信道的额定带宽可降至250MHz。滤波器的额定增益为45dB,通带波动（pass band ripple）为2.8dB。放大级、衰减级和滤波级的分布使IF链在存在强干扰信号、无用信号和高有用信号时均呈高度线性。低噪声滤波器只接收来自所有位于LNA之前的前置滤波器的有限衰减,以抑制大的带外干扰信号。
---还有一个严峻挑战是来自于802.11a的5.15GHz干扰信号,它与3号子频带的4.488GHz载频仅差660MHz。为了提高通带和阻带的精度,可以调谐滤波器电容器,以数字方式校正滤波器极点的位置及其品质因数。滤波器级的工作放大器为两级差分放大器,具有很高的单位增益频率,可使滤波器的失真更低。图6是IF滤波器的结构。
---与多频产生器一样,接收链路也采用SiGe BiCMOS工艺,截止频率（ft）可达70GHz。链路芯片的接收路径面积（不包括DC偏置补偿电路）仅为0.6mm2。完整的接收链路（不包括LO产生器）2.5V电压的功耗为47mA。封装后的器件整体噪声指数为7.5dB,具有卓越的线性特性,以及可精确控制的、陡峭的滤波器特性。 
总结
---采用SiGe BiCMOS工艺的UWB快速跳频频率综合器和射频抗干扰接收链路具有卓越的特性,能够满足高效短距离的高数据速率传输的需要,实现与工作在2.4GHz和5GHz频带的系统的和平共处。 |
导航:老古开发网首页→文章索引→索引第56页 →文章分类→技术文章→第2页→[短距离内的高效、高速数据传输解决方案]
欢迎进入老古论坛进行讨论
仪器仪表学会开展测量控制与仪器仪表工程师资格认证
下一个:
上一个: