Altera携手台积电进军90nm工艺

---半导体工业的推动力之一就是生产工艺的不断进步,在摩尔定律的驱动下,芯片内两条导线的间距越来越小。
直到130nm工艺时,半导体行业一直都沉浸在制造工艺不断进步的繁荣当中。但进入90nm工艺以后,人们才发现问题远没有那么简单。低k材料和铜线工艺的采用解决了很多问题,但新工艺所带来的巨大挑战和超乎人们想像的复杂程度,还是让许多半导体公司遭受了挫折和损失。
Altera与全球最大的代工商台积电保持了12年的密切合作,因为台积电在研发、生产和质量控制上都居于领先地位,使得Altera在芯片质量、产能和成本上能够获得相当大的优势。从2001年5月起,两家公司每3个月就要生产一些90nm工艺的测试芯片,解决设计和工艺上的问题。
为降低Altera芯片的缺陷密度,台积电启动了特别的加速流程,尽管工艺更复杂了,但每个季度可降低25%的缺陷密度,比以前每个季度降低13.5%的记录差不多提高了一倍。降低缺陷密度的直接好处就是提高了良品率,降低了成本。对大尺寸、高密度的Stratix II来说,十几个缺陷就会让一个芯片报废。Altera巧妙地采用了冗余技术,在FPGA芯片的一侧设计了4个冗余列。当芯片有少许缺陷时,可以在生产测试时,用软件将缺陷列映射到冗余列,从而避免芯片因少数缺陷就被扔掉。
Altera公司的工艺部副总裁Francois Gregoire透露,台积电用两条同样设备的300mm生产线为Altera生产芯片,可以保证产品的一致性。现在的Stratix II采用的是第7代全铜工艺,Cyclone II则是第8代全铜工艺,两种芯片都有9个铜层,所提供的丰富布线资源足以应付最复杂的设计。为减小关断电流、降低待机功耗,Altera在设计中采用了双预置电压和双沟道长度的设计。在需要高性能的部分,采用低电压和短沟道;在不需要高性能的部分,采用高电压和长沟道,从而降低这部分电路的待机功耗。
对于一些用量很大的FPGA设计,Altera还可以帮助客户将FPGA的设计转换到结构化ASIC,省掉FPGA中的许多冗余电路,大幅度降低芯片的生产成本。尽管在上一代产品上有所落后,但Altera在90nm工艺的产品上已经开始领先,订单源源不断接踵而来。