老古开发网首页
导航:老古开发网首页文章索引文章分类新闻热点→[Cadence联合众多厂商解决电子行业低功耗技术屏障]
| -文章搜索 - 最新文章 - |

Cadence联合众多厂商解决电子行业低功耗技术屏障

发布时间:2006年8月21日 点击次数:430
来源:今日电子   作者:
 

Cadence设计系统公司宣布组建Power Forward Initiative解决电子行业面临的低功耗IC设计难题。该联盟的成员包括AMD、应用材料公司、ARM、ATI、Cadence设计系统公司、飞思卡尔半导体、富士通有限公司、NEC电子有限公司、及台积电公司。该联盟将会利用这些领先的技术公司的专业技术,设计并生产更节能的电子器件。

Power Forward Initiative将连接设计、验证和实现以降低风险,并提高芯片功耗降低的可预测性。各成员将采取一种全新的自动化设计架构,使芯片的功耗降低。为了达到这一目标,Power Forward Initiative提倡改良并推广一种开放的新规范,以捕获低功耗设计意图的核心,并将设计、实现和验证等领域连接起来。该组织的目标是从2007年开始进行这一开放的行业标准化进程。

考虑到这一贯穿整个设计链的特定功耗设计管理目标对广泛方法的需求,以及为确保平稳合作和高成品率生产能力,联盟成员将使用Common Power Format (CPF)的第一个版本。这种新的规范语言通过把握设计师的功耗管理意图,解决设计自动化工具流程的限制。Common Power Format为设计开发和生产提供一个一致的参考点,让所有设计和技术相关的功耗约束都可以保存在一个文件中,并且在整个设计流程中应用该文件。


欢迎进入老古论坛进行讨论
[新闻热点] 相关文章:
Spansion扩展与台积电合作 将量产90nm闪存
简介:
   7月25日消息,闪存解决方案供应商Spansion公司昨日宣布扩充与代工厂台积电签署的代工,增加采用300mm晶圆的90nm MirrorBit技术。两家公司同意,在现有服务协议基础上,即为Spansion的110nm技术提供代工生产,增加了90nm的生产能力。台积电从2006年第二季度开始生产采用110nm技术的闪存晶圆。90nm技术的目标量产时间为2007年下半年。  Spansion MirrorBit闪存能够利用一个基于氮化物的存储器件,在一个单元中存储两个独立的电荷。与浮动门NOR技术相比,该技术可以提供一个更加简便的......

四核CPU大战提前开打 英特尔AMD年底出新品
Lightreading:自杀式价格战将埋葬华为中兴
Niagara芯片点亮Solaris Sun振兴计划
AMD全线下调处理器出货价格 最高降61.3%
诺西合并意味着又一个春天的开始
英特尔宣称在中国市场的占有率稳步回升
传苹果与出版商合作 iPod将融入电子书
英特尔利润下滑57% 与AMD价格战火升级
灰手机抢占内地7成市场 改变产业链生态
 
下一个:[EDA/IC设计]台积电和ARM合作开发低功耗测试芯片
简介:
台积电和ARM日前宣布:双方在65纳米低功耗测试芯片上的设计合作显著降低了其动态功率和耗散(Leakage)功率。两家公司认为创新的低功耗设计技术对于最终的成功起到了关键的作用。 长达一年的合作成果是一片拥有先进功耗管理技术的基于ARM926EJ-S处理器的65纳米测试芯片。通过采用动态电压和频率缩放技术,测试芯片可以在针对各种运行模式的最低可能功耗水平下运行。这样,ARM测试芯片将动态功耗降低了50%以上。此外令人瞩目的是在这个台积电65LP低耗散工艺上,先进的功率门控技术进一步把待机耗散降低了8倍。 &nbs......
 

上一个:[新闻热点]研华CompactCI产品全线通过RoHS认证

老古开发网版权所有 2006年9月 asp.Net V2.0 设计:老古
页面缓存:否 执行时间:16毫秒