老古开发网首页
导航:老古开发网首页文章索引文章分类行业观察→[最新FPGA调查出炉,时序预算为工程师主要挑战]
| -文章搜索 - 最新文章 - |

最新FPGA调查出炉,时序预算为工程师主要挑战

发布时间:2006年10月13日 点击次数:303
来源:E代电子   作者:
 

    FPGA的复杂度和速度正在迅速增加,而其导致的结果,就是使FPGA设计人员面临众多与ASIC和IC设计同行相同的问题,并采用一些相同的设计工具。这些,正是最新的“EE Times 2006 EDA用户调查”中FPGA部分所呈现的现象。

    这份有关FPGA的调查收到了230位工程师的答复,其中包括116位北美工程师、42位欧洲工程师以及65位亚洲工程师。他们中大约80%是设计工程师,其余的则从事工程或企业管理工作。调查覆盖了各种规模的公司。

    这些工程师期望在两年内FPGA器件的平均门数量能够达到400万左右。尽管满足时序预算仍是当前设计中关注的主要问题,但是来自北美地区的FPGA反馈者的想法,与调查中ASIC部分的回应者一样,都认为漏电流随着硅工艺尺寸的缩减正在恶化。

    在其它几个方面,本次FPGA调查结果也与ASIC调查结果有着很多相似之处。例如,两个结果都显示,亚洲的EDA预算增长速度更快一些;设计人员都对其EDA工具的精确度最为满意,而对价格和互操作性最不满意;北美设计人员对工具和供应商的满意度普遍高于2005年的调查结果(2005年调查只集中在北美)。

    本次调查还表明,来自ASIC领域的工具和技术正在获得更为广泛的认可。绝大多数人目前正在使用FPGA综合、HDL仿真和FPGA底层规划,而且对硬件/软件的协同设计、功率分析、SystemVerilog和C语言综合等的兴趣正在逐渐上升。

    设计现状

    三个地域的多数参加者正在将FPGA用于生产而不是原型设计。将FPGA用于原型设计的反馈比例在亚洲最高(42%),而在北美最低(18%)。现有设计中FPGA的平均数在2到3个之间,预计在今后两年内所有地域的该数字都将超过3。

    当被要求注明目前正在进行的设计中所使用的最大FPGA相当于多少门电路时,北美工程师给出的平均数量是240万门,欧洲工程师为310万门,而亚洲工程师则为230万门。从现在起的两年内,这些反馈者预计平均数量将分别达到390万门、430万门和360万门。

    时钟速度也在上升。北美工程师列出的当前项目的平均时钟速度是188.5MHz, 并预计两年后达到327.8MHz。欧洲和亚洲的结果会略高一些。

    复用知识产权(IP)模块所占逻辑门的比例在北美是37.1%,在欧洲是28.9%,在亚洲是35.2%。然而,此次调查中只有40%的北美设计人员在其FPGA中包括DSP模块,低于去年的56%;36%的人正在使用微处理器内核,比去年的40%也略为降低。

    时序当先,功耗并非主要关注点

    在现有工艺尺寸下,北美FPGA设计人员认为主要的技术挑战是满足时序预算、使FPGA在PCB上工作以及完成功能验证。这三项在欧洲和亚洲的回复者所列举的清单中排名也比较靠前。但是,当被问及工艺尺寸缩减会导致什么发生恶化时,大部分北美设计人员认为是管理的复杂度和满足漏电流功耗的预算。欧洲和亚洲设计人员则更强调复杂度,而且他们看起来似乎不太关心漏电流。

    对EDA工具所作的开支预算正在上升,而且亚洲的上升速度最快。在所有回复者中,50%的北美工程师、58%的欧洲工程师和80%的亚洲工程师都表示他们2006的预算比2005年“多”或“多出很多”。去年,只有39%的北美回复者表示预算较2004年有所增加。

    最近一个FPGA设计项目的成本在北美的平均数为285,300美元,欧洲则下跌为204,200美元,而在亚洲仅为45,900美元。不过有一点应该指出,对这个问题来说样本数量相对少了一些。

    ASIC工具和方法学

    用原理图设计FPGA的时代早已消失。我们的调查表明,94%的北美设计人员、95%的欧洲设计人员和91%的亚洲设计人员正在使用FPGA综合。所有地域的绝大多数人都在使用FPGA布局布线、FPGA底层规划和HDL仿真。

    也许最令人感兴趣的是这种逐渐成长的设计方式同样在ASIC领域开始崭露头脚。例如,33%的北美工程师现在采用硬件/软件协同设计,而且有32%的人期望在两年内采用协同设计。目前,20%的人在使用SystemVerilog,而41%的人也表示将在两年内采用它。

    评估EDA供应商
 
    当被问及对EDA供应商的总体印象时,所有三个地域的回复者都对技术、易用性和支持度表示出了非常的肯定,但是对价格、许可费用以及互操作性方面的评价较低。与去年相比,北美的工程师对软件质量的满意度明显提高。  

    赛灵思是调查中用户使用范围最广的EDA供应商,93%的北美、88%的欧洲以及91%的亚洲回复者都表示正在使用该公司的工具。按使用人数排名,在赛灵思之后依次是Altera、Synplicity、Mentor Graphics、Cadence Design Systems、Mathworks、Synopsys、Actel、Lattice和Aldec公司。北美工程师使用赛灵思和Cadence工具的情况最为普遍。

    同2005年相比,北美工程师对Synplicity、赛灵思、Mentor Graphics、Cadence以及Lattice更为满意,尤其是对Aldec的满意度从去年的44%上升到了今年的67%。但对Altera、Synopsys和Actel的满意度则有所下滑。


欢迎进入老古论坛进行讨论
[行业观察] 相关文章:
3G时代手机元器件呈现四大走势
简介:
手机元器件可以分为电子、显示和结构件三大部分。电子部分是指电路板以及电路板上的电子元件,显示部分是指显示屏和照亮键盘的LED灯,结构件则包括外壳和按键。电子元件又分为主动型元件和被动型元件两大类,所谓主动型就是指该元件通电前后特性会发生变化,被动型是指元件通电前后特性不会发生变化。主动型元件包括所有的半导体元件,如内存、基频、射频、和弦、应用处理器和摄像头,被动型元件包括电阻、电容、电感、连接器和线路板。   3G时代,手机元器件不会发生本质变化。业界对3G的定义是下行传输速率在384kbps以上,而通常2G的传输速率是128kbps。按......

先进指纹识别和触控IC技术涌入中国
汽车电子厂商争抢3000亿元市场蛋糕
手机电视行标实施 市场仍存变数
信产部将禁用铅汞等作原料电子商品或涨价
AMD-ATI并购案剖析
集成电路芯片制造三年里将翻一番正在转型
戴尔移情AMD欣喜若狂国际芯片市场格局变
第二季度全球芯片库存增幅高于预期
设计公司业绩看好 高端封测产能紧缺
 
下一个:[行业观察]RDX为安全芯片带来功耗和体积优势
简介:
美国Force 10网络公司的执行者所创建的芯片级安全公司Mistletoe Technologies近日又有新动作。该公司宣布,通过被称为RDX(自动装载并立即执行)的新型语法可以对带有威胁的数据流处理方法进行彻底变革,并声称其首款采用RDX技术的处理器——第一代VF4500系统级单芯片已拥有若干用户。 位于加州的Mistletoe公司预计将在服务器刀片、线卡以及全集成的统一威胁管理(UTM)设备中赢得大量设计胜出。Infonetics Research安全产业分析师Jeff Wilson认为,Mistle......
 

上一个:[网络文摘]SEMI和REED BUSINESS INFORMATION宣布媒体合作关系

老古开发网版权所有 2006年9月 asp.Net V2.0 设计:老古
页面缓存:10分钟 执行时间:16毫秒