“随着供电电压下降和电流需要增加,在设计PCB系统上的功率提交网络(Power Delivery Network)过程中必须考虑封装和IC特性,”华为公司SI经理姜向中说。“利用Allegro PCB PI技术的增强性能,我们能够植入封装模型,片上电流面图和裸片电容,在提高精度的同时无需牺牲仿真性能。”

　　工程团队在设计和管理当今复杂的电子设计全系统互连时,面临前所未有的挑战。随着PCB平均面积的减小,器件管脚数、设计频率和设计约束复杂度却不断提升。这种持续的挑战使得传统PCB设计方法变得越来越力不从心。基于Cadence在PCB领域的领先地位,新的Allegro平台提供了能够适应和解决这些不断增加的复杂度难题的流程和方法学,从而树立了全新PCB设计典范。

　　 “新的Allegro平台版本引入了很多新的生产率特性,将为象我一样的设计师带来优势,”加拿大Kaleidescape高级PCB设计师 Vincent Di Lello说：“象物理和空间约束特性,名词－动词选择模式,扩展的RMB功能,开放的GL和无数可视的增强功能将大大增加设计师的输出,并提供一个更加界面友好的设计环境。”

　　Cadence Allegro平台是基于物理和电气约束驱动的领先PCB版图和互连系统。它经过升级,现在已包含了针对物理和空间约束的最先进的布线技术和全新方法学。它使用了Cadence 约束管理系统,那是在整个PCB流程中提供约束管理的通用控制台。其他升级包括支持先进串行连接设计的算法建模、改进的电路仿真、同Cadence OrCAD® 产品的无缝扩展性、增强的协同性、及新的用户界面,从而可以提高生产力和可用性。该版本Allegro平台还为信号完整性（SI）和电源完整性（PI）提供了重大的新功能。

　　“这是近年来最重要的PCB发布,我们一直在协助客户满足他们的需求,以便他们解决最具挑战性的设计问题,”Cadence负责产品营销的全球副总裁Charlie Giorgetti表示,“我们为客户开发并提供创新的能力,显见我们对PCB市场的承诺。”

　　下一代PCB设计流程

　　最新发布的Cadence Allegro平台,推出了层次布线规划,和全局布线等新技术,大大提升了基于规则驱动的先进设计能力。该平台还通过新的使用模式和增强的易用性提供了更好的可用性。所有版本的Allegro PCB设计平台均包含新的PCB编辑技术,通过降低新方案学习曲线和优化工具交互,可以提升设计师的效率和生产力。

　　改进的设计生成和仿真

　　Allegro平台的这一版本利用最新版的Allegro System Architect,使硬件设计师可以缩短开发时间,生成比原来多60%的更大数量的差分信号。Cadence 通过向Cadence PSpice®技术增加重大的性能和收敛改进,进一步增强了模拟仿真。

　　先进的约束驱动设计

　　Allegro约束管理系统提供了一项先进的新性能,可减少含先进I/O接口设计的生成时间,这些接口有PCI Express、DDR2、SATA等。该系统使设计师有能力生成和指定利用参考其他对象规则的约束。约束管理系统包含了部件手册,除物理和空间约束外,还为设计约束、设计规则检查及属性提供了位置。

　　提升的生产率和仿真精确性

　　 新发布的Allegro平台在Allegro PCB SI 及PCB PI中提供了新的功能,可缩短互连设计时间并提升产品性能和可*性。这些性能包括了串行连接设计的显著改进,从而允许用户精确预测6 Gbps以上高级算法收发器通道的误码率概况。另外,通道兼容性和统计分析性能还允许用户评估传统通道,以便同高数据率收发器共用。

　　Allegro PCB PI选项可吸收来自IC及IC封装设计工具的封装寄生现象、裸片电容和转换电流,以精确建立完整的电源供应系统。结合静态IR降分析,Allegro PCB PI用户可以快速判断电源分配系统是否能维持规范所述参考电压。

　　发布情况

　　Allegro PCB设计L、XL及GXL平台版本计划于2007年6月发布。PCB West上演示的全局布线环境(Global Route Environment)包含在Allegro PCB Design GXL产品中。