在最近于印度西部的Goa举行的“2006 VLSI设计和测试大会”上,来自印度理工学院和英特尔验证和测试方案中心的研究人员合作推出了用于进行处理器功能测试的统一框架。

       这个框架的主要优点在于其面向不同模块的即插即拔性能,这对于改进那些同时进行设计开发和验证的设计来说无疑是非常有益的。

       由于基于设计规范的约束模型(constraint model)的改进及其抽象程度的提高,该方案可以随设计的规模进行扩展。其所设计出的约束模型是数个子模块的综合,这些子模块包括TLB、缓存和分支器等,都来自于并基于设计的功能,从而实现了最高级约束模块的自然分割,并最终实现了可扩展性。