EDA业者Synopsys与中芯国际(SMIC)日前共同宣布,两家公司联合开发和部署了参考设计流程(Reference Design Flow) 3.0产品。SMIC和Synopsys合作开发了全套RTL-to-GDSII流程。该流程的开发基础是Synopsys Galaxy设计平台和Discovery验证平台,以及SMIC 90纳米制程。

       经过实践验证的流程具备多种自动化低功耗和可制造性设计(DFM)能力,能够缩短产品上市周期,降低复杂的系统级芯片(SoC)设计风险,并确保设计获得预期的成功。

       SMIC的低功耗制程和参考设计流程在验证时采用了SMIC的多电压标准单元库、低功耗设计套件、内存编辑器和I/O

       标准设计流程3.0版源自Synopsys的Pilot设计环境中的设计流程,设计人员还可对其进行扩展和增强,以满足设计过程中的具体要求。流程先进的层次型布图规划能力支持硬件和软件。先进的低功耗设计能力,显示在电平转换器和隔离单元插入、电压区制作、电平转换和隔离单元放置的最佳化,多电压级功率网络制作、考虑到多电压状况的CTS和实体验证,这些能力可以将泄漏功率耗散降低30%。

       这些设计能力全部用SMIC的低功耗设计套件进行了验证,套件中包括电平转换器、隔离单元和频率讯号选通单元。DFM的特点包括了穿孔最佳化,以及标准填充单元和电容器滤波特性标准单元的插入。流程的测试功能也缩减了测试所需的数据量和时间。Reference Design Flow 3.0目前已经投入使用。