根据EDA业者Sequence Design所进行的一项调查发现，整体功率(total power)、泄漏功率(leakage power)、电子迁移(electromigration)和动态电压降(dynamic voltage drop)，是现今系统级芯片(SoC)设计工程师最关注的几个问题。

       Sequence的这项调查是在今年七月的设计自动化大会(DAC)期间，选取115名受访者所进行的。而根据来自受访者的意见，以上四个因素在设计案件中的重要程度不分轩轾。此外受访的工程师亦表示，发展速度最快的是65奈米节点设计，有近90个受访者表示自己正在或即将从事该类设计。而设计主流则依然是90奈米设计。

       根据该调查，有38%的受访者对自己的SoC设计是否达到功率要求最为关注，而其它被经常关注的问题则依次有电池寿命(26%)、IC封装成本(15%)、可靠性(12%)和良率(9%)。此外有超过50%的受访者表示，他们是透过前端设计和后端执行双管齐下的方式来进行功率控制。

       至于设计元素部分，除了数据路径(datapath)和内存，大约有一半的设计工程师使用MPU/DSP核心，另有44%的人则设计/使用模拟功能区块。在设计语言方面，有五成左右的受访者使用Verilog，20%使用System Verilog，9%使用VHDL;在高阶设计方面，有16%使用System C或C++，但仅有5%使用ESL工具。

      接受该调查的115名受访者，主要来自无线通讯(31%)、计算机网络(27%)和可携式电子设备(21%)等领域。