Cadence日前宣布,东芝(Toshiba)在其65纳米设计流程中,采用Cadence QRC Extraction。Cadence QRC Extraction为下一代制程节点提供精确的寄生参数撷取,包括基于感应性和化学机械研磨(CMP)模型的撷取。

       Cadence QRC Extraction可为基于单元的数字设计提供超越其它撷取技术的、有制造意识的硅精密度。透过其分布于多重网络处理器和运算集群的近似线性性能伸缩,它可显著减少处理时间。它还为Cadence Encounter数字IC设计平台提供强大的多边际条件支持和精确的增量式基于设计提交(signoff)的参数撷取。

       Cadence的产品分割策略针对特定等级的设计复杂性,为客户提供多种等级技术。Cadence QRC Extraction有L、XL、和GXL系列产品可供选择。