|
|
| | -文章搜索 - 最新文章 - | |
联电携手EDA初创,开发65纳米设计流程 |
| 发布时间:2006年7月23日 点击次数:343 |
| 来源:半导体国际 作者: |
台湾地区晶圆代工厂联电和电子设计自动化(EDA)初创公司Extreme DA Corp.日前表示,双方已签署合作协议,开发适合小于90纳米的工艺的变更识别IC设计流程系统级芯片(SoC)。 此流程致力于解决可制造设计(DFM)方面的一些问题,例如时序与耗电量变更的预测及最佳化等,以达到降低设计上的不确定性并加快进入量产的速度。这项流程是以Extreme DA公司的XT验收工具为基础,目前已试用在联华电子90纳米工艺的测试芯片上。 目前双方的合作重点在于65纳米设计流程的开发,包括:为收集特定制程变更数据的测试结构设计;前端与后端制程中各种变更数据的提取,包括:纯粹随机、空间关联随机、晶方对晶方随机、以及系统性变更数据的提取;XT统计时序预估之结果与实际硅晶量测的比对验证 。使用XT统计提取与时序工具,将使双方的客户能在联华电子已获验证的65纳米工艺上,使用这项独特的、具变更识别能力的验收功能。 Extreme DA的首席执行官Mustafa Celik表示,该公司目前正在与多家对统计时序分析感兴趣的无厂公司进行讨论,而统计时序需要来自晶圆代工厂商的工艺数据。 |
|
|
|
|
[EDA/IC设计] 相关文章: Cadence 和ARM发布创新“锦囊”以加速基于ARM处理器设计的验证闭合简介:
基于 ARM 处理器的“锦囊”充分利用 C adence Plan-to-Closure 的 方法 学 和 经过 ARM 技术认证的 AMBA 验证 IP 【 2006 年 7 月 3 日法国尼斯, CDN Live! EMEA 大会】 Cadence 设计系统有限公司( Nasdaq 股票代码: CDNS )和 ARM ( LSE 股票代码: ARM; Nasdaq 股票代码: ARMHY )今天发布了面向 ARM 技术 的 Cadence? Func...... 业界最小的无铅逻辑封装仅1.0mm2
TI基于达芬奇技术的开发套件简化视频应用设计工作
新书展示EDA和IC设计方法学
基于SoC的AC''97技术硬件设计
Altera FPGA、CPLD 设计学习笔记
气敏传感器信号采集的研究
LabVIEW在汽车雨刮电机生产中的应用
VI编辑器的使用
[转载]fpga与cpld区别(2) |
|
|
|