完全采用基于平台的设计方法
? 70年代的LSI设计还不很科学,设计工作几乎全由手工进行,其复杂性只能达到熟练设计者一人可对付的程度。其后开始推行设计的自动化。首先是发展版图技术和模拟技术,图形编程程序在版图设计与功能块的分层设计两个方面得以应用。接着,装有分层设计及逻辑模拟功能的廉价工作站问世。再后出现了装有设计验证与版图合成功能的强大设计工具。到了1987年,出现了能处理RTL（Resisfer Transfer Level,寄存器传送级）语言、生成高效门级网表的设计工具,大大提高了设计抽象化的水平。
? 但是,迄今的系统LSI设计都把重点放在实际的芯片设计上,轻视了从内装到应用的软件。随着逻辑综合以后的下游设计更加完善,在逻辑综合的上游采用怎样的设计方法将成为焦点。采用可大量减少设计时间和设计成本的“基于平台”的设计方法,既能把想实现的功能高效LSI化,也便于LSI设计资源和软件的再利用。图3示出LSI设计方法的变化。
图3 LSI设计方法的变化

基于平台的设计
? 基于平台的设计在于寻求能适应多种应用的通用体系结构,即找出一种允许某种程度的参量更改而本质上不变的设计结构,此即LSI的“基本微结构”。它由可编程的内核、输入/输出电路、存储器构成。这里把能真正再利用软件的一组微结构叫做“硬件平台”。
? 采用这种设计方法时应该注意的是设计中的各个层次是完全分离的。比如说,对应用拟实现的功能与实现该功能的体系结构分开,即是说,改变功能可以不改变体系结构,反过来改变体系结构也不致出现不能实现功能的问题。此外,微结构的功能块之间的通信也必须注意。微结构的种类不同,块间的通信或简单或复杂,为了再利用设计资源,应使块间通信能通用化,其典型例子便是可再利用的总线连接。
? 由于硬件平台各构成元素的不同会影响到应用软件,为了实现软件的再利用,在抽象化的硬件平台上加一软件层,该软件层称为“软件平台”。它包含对实时OS的可编程内核和存储器,也包含对设备驱动程序的输入/输出电路。由于导入了软件平台,就可实现应用软件的再利用,硬件平台与软件平台的结合称为“系统平台”。

平台的选定
? 硬件平台的选定首先从决定符合所需应用的硬件平台的约束条件开始。大多数情况下,决定硬件平台的约束条件是性能及芯片面积。如增加约束条件,则制造与设计成本增大,硬件平台的选择性减少。因此应最终选择相互满足这些约束条件的硬件平台。
其次,选择符合约束条件的硬件平台。对于选定的硬件平台,有可能对目标产品来说出现设计冗余的情况,即如果只考虑产品功能的实现,有时该硬件平台会包含不必要的微结构。冗余的微结构可能适合新的软件,扩大应用的适应能力,因此,某种程度的冗余设计是可接受的,它可以作为减少设计成本,快速投入市场的手段。
? 一旦选定了硬件平台,设计工作便是在此设定的约束条件中探索留下的设计空间了。通过选择满足平台规定的约束条件的构成元素,将会提高设计的完成情况和质量。
? 最后,进行实际组装微结构构成元素的工作。它包括开发适当的硬件,开发可编程内核进行相应计算的软件。硬件可采用已有的对象库或对特定用途的专用逻辑电路采用定制化设计。软件也分再利用已有程序库与新开发的情况。在新开发情况下,可通过分解软件,再利用其构成元素的方法来生成。

非自顶向下亦非自底向上
? 利用硬件平台进行设计可以综合地优化各种设计参量,包括生产成本和设计成本等参量。这种设计方法既非自顶向下亦非自底向上。前者以应用的规格指标为出发点,逐渐推进设计,求得微结构成本最低的解决方案。后者则首先决定微结构。而基于平台的设计是从决定处于顶层的应用与底层的微结构之间的平台开始设计,在这个意义上它是一种新的设计方法。
? 对于可编程的解决方案的开发,必须了解应用领域,必须开发该应用专用的体系结构及微结构,还需要供特定体系结构编程的软件生成工具。系统设计者从成本、效率、功耗、灵活性等观点对应用进行优化,选择硬件平台。通过硬件平台,便可自动实现把应用套入实际的体系结构的工作,比如可以用软件合成、实时OS合成、器件驱动合成等工具来实现。

CMOS突破三大障碍
? LSI的竞争正从追求高集成度、高速度的方向转向今后的短期开发、低成本、低功耗的方向。图4示出LSI的这种转变。因此,在力求适应设备小型化的同时,需要解决不断增大的功耗、布线延迟和设计复杂性问题。
图4 LSI向短期开发、低成本、低功耗方向推进
? 首先通过外插预测LSI在集成度、工作频率及功耗上的推进。微处理器的集成度以3年3倍的速度增大,15年将激增240倍。微处理器的工作频率以3年2番的速度提高,15年约有32倍的高速化。目前如为1GHz,2015年将是32GHz。功耗现以3年1.4倍增加,15年后将为5.4倍,如现在为100W,2015年将是540W。功率的增加在于按换算得出的功率密度的增大。例如,比之2000年工艺为0.15μm的芯片,2015年工艺为0.035μm芯片的功率密度将为2.8倍。
? 其次,从整机的发展来研究LSI。计算机每10年出现一代新机型,系统成本10年降低10倍,应用领域更加扩大。计算机正从台式走向便携式、嵌入式、植入式等小型化,与此同时,通信也从办公室LAN、家庭LAN以及个人网络PAN,直至体内网络、环境网络发展。计算机的小型化得益于LSI技术的进展。由于能够把多种电路集成到一起,这提高了系统的性价比。但近15年中,CMOS功耗增大了,如果没有新的低功率器件出现,就不可能缺少使CMOS低压化来降低功耗的技术。
? 再次,从产业的角度看LSI的生产。一般说来,LSI用户追求符合自己需要的特定产品,而LSI厂商则想长期大量生产标准规格的产品,以提高工厂的经营效益。飞速的技术革新及激烈的市场竞争对双方的平衡造成冲击,从而形成大批量生产时代与多品种生产时代的交替。这种交替周期大致为10年。1997～2007年的10年,已从月开发100个品种的ASIC时代逐渐进入面向重要用户开发10多种芯片的ASSP时代。这时硬件性能已非常之高,而许多功能可由软件实现。因此,提供软件产品及应用软件开发环境成了LSI厂商的重要任务。到2007～2017年,将达到提出系统规格指标就能并行而协调地自顶向下进行专用硬件和软件的设计。对LSI厂商来说,硬件及软件的智能特性将成为其知识产权,尤其是软件的算法更是形成差异的技术。此外,软件错误的修正及版本升级都需要改动硬件,故芯片上还需有现场可编程器件。
? 在上述背景下依比例缩放定则可得出LSI的三个课题是：低功率化、布线技术和设计的复杂性。如能解决这些课题,便能实现短期开发、低成本和低功耗。

低功率化障碍
? CMOS的功率用公式ρ=f·a·c·Vs·VDD表示,降低功率的办法就是减小各个参量。
? 在体系结构级上就应考虑减少浪费。一个系统只要具备必要的功能就可以了,尽量减少存储器访问的体系结构和编程技术是有效的。此外,根据处理信号性质使数据转移概率更低的数据表示也很有效。由于时钟功率逐年增大,今后必须仔细控制时钟的启停,有效办法是在数据无变化时放入内部时钟不工作的触发电路。
? 在电路级上可望低电压化。拟降低门槛电压Vth以免增加电路延迟,可采用多电源、多门槛电压。必须控制Vth,工作时为低,待机和IDDQ测试时为高。它可由基板偏置来控制,工作时Vth只能降低到芯片的漏电流为电源电流20%左右。栅极用高Vth来减少漏电流,而用低VDD减小功率。VDD及Vth的控制必须高精度。
? 动态电路及通路晶体管逻辑如不能降低Vth将失去竞争力。逻辑LSI以静态CMOS为主流,此外,由于混装DRAM可以大量减少存储器存取的功率。在器件方面,SOI(硅绝缘体)对低压化很有效,但降低圆片成本是最大课题。

布线技术障碍
? 布线决定芯片成本、生产时间、工作速度和功耗,因此,降低布线延时及布线电容的技术与减少布线数量、层数的技术都很重要。
? 对付布线延时也需要综合努力。由比例缩放准则可知,布线延时问题在于全局布线,不在于组件内部接线。对全局布线插入转发器是有效的。迄今一般认为,芯片外部的通信耗费成本而芯片内部的通信不需成本,其实即使在芯片内部的组件间通信也在费成本,对此在硬件及软件设计各级上都必须充分认识到。过去一再追求运算效率,今后则需要追求通信效率的体系结构。把系统阶层化,把频繁通信的部分纳入一个小组中的体系结构将必不可少。
? 线宽的最佳化是与器件技术人员共同努力的课题,得到最佳值的宏模型很重要,在器件及加工工艺方向还有材料开发问题。低阻抗材料Cu的电子迁移性可改善10倍,作为低介电常数的绝缘材料还有氟化物、有机材料及架空布线。此外,多层布线的任务分担及适当的缩放比例方案也很重要。如果能转换思路,不在横向加密接线,而把芯片上下重叠,便可解决由贯通芯片的接线进行连接的问题,并可逐渐减小芯片面积。由于CAD能正确估计布线延时,减小设计冗余因此大大有助于高性能化。

复杂性障碍
? 芯片集成度年增加59%,而可以设计的电路规模年增加只有21%,10年后两者将有15倍的差距。弥补这一差距是CAD的最大目标。在LSI设计中,通过实现上游设计的自动化已提高了设计生产率,目前的课题是功能合成。今后随着设计水平抽象度的提高,在不同的生产工艺中充分利用IP（知识产权）将成为必然。这就必须准备知识产权流通机构。
? 另一方面,采用标准硬件、由软件实现定制化的情况已开始增多,但一般软件解决方案会增大功耗。开发时间、经济性与性能的折衷决定硬件与软件的比重。由于软件开发的比重增大,提高软件开发效率将成为CAD新的课题。
? CAD的革新对半导体产业将掀起波澜,促进发展。提高LSI设计的抽象水平,将使机器更新换代。因此,上游CAD带来设计效率的提高必不可少,但另一方面,要抽取深亚微米的器件性能,特别是要打破功率及布线延时的障碍,下游CAD的进步也极为重要。

推动系统革新的封装技术
? 面对2015年,以封装为中心的实装技术将成为推动系统进步的关键技术。迄今,许多系统性能均取决于LSI,但今后,只靠LSI将难以低成本地实现系统的高速化和多功能化。封装技术的发展不仅将打破LSI的限制（参见图5）,还可实现超越以往的系统性能。
? LSI正面临高速化、低功耗、低成本化诸多的挑战,其中高速化的危机最为深刻。当工作频率超过1GHz,布线延时将限制LSI的高速化,而且随着系统规模变大,不得不采用多层布线,这更带来功耗增大、生产成本上升等新问题。为此,LSI生产厂商正试图通过材料技术来抑制布线延时,采用Cu布线和低介电常数层间绝缘膜的动向就在于此。
? 材料的改进虽可降低与布线电阻（R）与布线电容（C）的积成正比的RC延时,但由于连接电路组件间的上层布线较长,布线电感（L）增大。较之RC延时,LC延时将居于支配地位。为此,LSI厂商已开始研究上层布线采用与微带线一样的传送线路结构。
? 此外,展宽总线可以提高数据传送速度,如PS2的图形LSI芯片有2560位总线,实现了48GB/s的数据传送速度,但是混装DRAM的容量目前只达到32MB,要在芯片上集成数百M以上的大容量存储器在技术和成本上还有障碍。
? 用封装技术解决LSI这些限制的可能性已很大了,日本的电子实装工艺研究所（IMSI）去年6月发表的封装模型IMSI-modelI就是例子。在装有大容量存储器和微处理器的板级系统中,PS2使用2个通道,实现了3.2GB/s的数据传送速度。而装有大容量存储器的IMSI模型采用32位总线,通过3GHz的高速工作,实现了12GB/s的高数据传送。而且该总线宽度由芯片尺寸、成本和可实现的连接间距决定。如无此限制,将可以达到与LSI内部相当的数据传送速度。
? IMSI模型是用封装技术构成系统的封装系统（System in Package）的具体例子。从一个系统产品自开发到批量生产的时间和收益来看,快速形成产品的封装系统将能早得收益。相比之下,虽然系统LSI因更高的性能其收益性更高,但形成产品却慢得多。考虑到要在短期内不断把新产品投放市场的电子系统的情况,还是封装系统更有利。

采用高速布线结构
? IMSI模型为实现高速传送采用两种新的技术。其一是叫做“叠层双线”的布线技术,另一是叫做“无凸起超连接”的连接技术。
? 叠层双线是把信号线与接地线或差动的信号线上下重叠成对的布线。通过这种结构,即使在高速传送信号的情况下电磁场均聚拢在信号线周围,可实现低串扰噪声的高速信号传送。
? 无凸起超连接是指不采用凸起块而以1～10μm的间距在常温下连接芯片与基板或芯片与芯片的技术。为保证这种连接的可靠性,必须把芯片和基板做得尽可能薄。目前厚度50μm的薄型分圆片已批量生产,由于加工上的限制,圆片厚度限制在30μm,但除机械研磨与化学蚀刻之外,还在开发采用等离子蚀刻的方法,其厚度极限尚不清楚。
? 不使用凸起,在常温下接合的基本技术已开发完成。对氧化或附着不纯物而在化学上稳定的表面层可用离子照射等去除,具有化学活性的表面就容易吸附其它物质,形成化学结合。这种无凸起常温接合适合于以下各种金属-金属、金属-半导体、异种半导体-半导体的组合。

从接合到分离
? 许多技术人员热衷于接合技术的开发,而作为其逆向工程的分离技术的研发者却寥寥无几。分离技术从短期的角度看是关系到修理、返工、提高成品率的重要问题,从长远的角度看,它是关系到循环再利用的现代经济社会中制造业的根本的技术。
可以自由进行接合与分离的技术叫做“可逆互连”技术。目前虽处于基础研究阶段,但在无内插器的CSP（芯片尺寸封装）中,发表了利用伪带（dummy strip）基板分离的新制造工艺,使可逆的互连概念的应用引起注意。据此,“重复封装设计”大概会成为今后的新方向。■（绍莹）