将16进制转化为std_logic[EDA/IC设计]

导航:老古开发网首页→文章索引→文章分类→EDA/IC设计→[将16进制转化为std_logic]

将16进制转化为std_logic

发布时间:2006年8月5日点击次数:1009

来源: 作者:

VHDL: Converting a Hexadecimal Value to a Standard Logic Vector

This example shows how to convert a hexadecimal value to a std_logic_vector.
It is shown in both VHDL ''87 (IEEE Std 1076-1987) and VHDL ''93 (IEEE Std 1076-1993).
For more information on using this example in your project, go to: http://www.fpga.com.cn

hex.vhd

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_arith.ALL;

ENTITY hex IS
    PORT(
        D : OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END hex;

ARCHITECTURE a OF hex IS
BEGIN
-- The following line will convert the hex value
-- to a STD_LOGIC_VECTOR in VHDL ''87.

    D(7 DOWNTO 0) <= to_stdlogicvector(x"FC");

-- The following line will work in VHDL ''93 (the standard allows
-- this conversion implicitly).
-- D <= x"FC";
END a;

欢迎进入老古论坛进行讨论
[EDA/IC设计] 相关文章:

带莫尔/米勒输出的状态机

简介:
-- State Machine with Moore and Mealy outputs -- dowload from: www.fpga.com.cn & www.pld.com.cn library ieee; use ieee.std_logic_1164.all; entity mealy1 is port( clk, rst: in std_logic; &nbs......

共创时间同步协议解决方案,飞思卡尔与IXXAT携手同进

嵌入式逻辑分析仪在FPGA设计中的应用

Geomagic 扩大在中国的经营：上海分公司成立

基于FPGA流水线分布式算法的FIR滤波器的实现(转)

赛普拉斯PSoC器件获青睐

ASIC设计中验证工具选择实例

[转载]基于CPLD的串并转换和高速USB通信设计

[转载]基于CPLD的容错存储器的设计实现

Protel 2004小知识（转）

下一个:[行业观察]我国高压开关行业的最新发展述评

简介:
摘要：电给人类带来了光明，而高压开关则在黑暗与光明之间为人类架起了一座安全可靠的金色桥梁,在电力系统中，随着高压开关的关合，强大的电力源源不断地流向千千万万个用户，而当线路出现故障（如短路）时，高压开关则当即立断，能在数十毫秒内切除故障，保证线路和重大设备的安全。因之，高压开关的控制和保护作用，对电网的安全运行至为重要。关键词：高压开关行业发展我国电力工业充满生机与活力，这为高压开关制造业带来了难得的发展机遇和严峻的考验。而高压开关制造业必须不断地进行技术创新，推出一代又一代新品，才能满足电力市场日益增长的需求。　　本文论述我国高压开关行业的发展近况、技术的进步以及推......