意法半导体公布了数据吞吐量创世界记录的4Gigabit NAND闪存的技术细节,ST新闪存芯片的数据吞吐量高达36MB/s, 比今天市场上的最好成绩还高大约50%。  新芯片内嵌一个功能强大的纠错处理器,每页可以改正最多五个错误,为高度可靠性和高速数据传输提供了保证,同时还简化了存储系统的设计,在旧金山国际固态电路大会(ISSCC) 上,意法半导体和韩国现代海力士（Hynix）的研究人员合创的论文将对新芯片给予详细介绍。

       高密度NAND闪存是新兴的便携海量存储设备如USB密钥和MP3播放器的关键组件。 这个市场的特点是存储容量越高越好,每位成本越低越好,这种需求正在日益提高。 因每个存储单元可以存放两位或多位数据,多级单元闪存 (MLC)技术在密度和成本方面比单位单元（SBC）NAND闪存技术占有明显优势,但是在数据保存和擦写循环性能方面占劣势。 因此,MLC NAND闪存通常需要更复杂的纠错码（ECC）电路,SBC和MLC NAND闪存现行的纠错方法都是通过系统处理器执行纠错算法。不过,在这些应用中,执行系统处理器功能的处理器通常没有专用的模数指令来更好地执行这些算法,结果导致闪存的吞吐量通常只有几兆字节/秒。

       ST的闪存芯片采用一种完全不同的解决方法：在芯片上嵌入一个复杂的纠错代码(ECC)处理器。这个专用的处理器执行高效的著名的纠错技术BCH (Bose-Chaudhuri-Hocquenghem) ,BCH算法被广泛用于WLAN以及其它的需要可靠地检测纠正多个数据传输错误的应用场合。 此外,嵌入式ECC处理器采用一个创新的体系结构,针对面向字节的串行读取存储应用（如MPC3播放器和USB密钥）优化了ECC的计算性能,最大限度地缩减了硅的占用面积、延迟时间和功耗。 结果,ST的新闪存芯片读取速率达到了36MB/s, 远远高于市场以前报道的纠错前23MB的读取速率。

       “这项创新的突破技术将很快成为ST每位两单元NAND闪存的开发计划的标准,” ST NAND闪存产品部总经理Carla Golla表示,  “此外,我们预计这种方法会成为每单元两位闪存的行业标准,目前这类产品正在扩大在NAND闪存市场的占有率。这种方法实现了多级单元技术的优势,同时没有牺牲系统读取速率和可靠性。”

       这项技术是在意法半导体Agrate非易失性存储器制造厂开发的,新产品破了吞吐量的世界记录,但没有耗用过多的硅面积、功耗和延迟。 ECC电路占芯片面积仅1.3mm2,不到芯片总面积的1%,芯片平均耗电小于1mA。 纠错电路也分割成不同的功能模块,以便在检测到错误时把纠错时间压缩到最小。新产品配置两个独立的纠错模块,一个用于纠正2-5个错误,用时250µs,另一个用于纠正单一的错误,用时仅 34µs。 因此,嵌入式ECC是硅面积与延迟两个特性之间的一个优化折中方案。