老古开发网首页
导航:老古开发网首页文章索引索引第2434页文章分类EDA/IC设计第22页→[学写 Testbench --- 结构篇VHDL实例]
| -文章搜索 - 最新文章 - |

第2554篇:学写 Testbench --- 结构篇VHDL实例

发布时间:2006年7月27日 点击次数:2657
来源:   作者:
 
本章主要讲述Testbench的组织结构, 通过这些组织结构, 可以编写良好的测试文件.下边以示例性质的testbench.v文件进行讲解.

      testbench.v:
      ----------------------------------------------------------------------
      //
      // File header 具体参考 编码风格专题
      //
            `define MAX 20 宏定义
            `include "driver.v"
            `include "monitor.v包含有其他模块,如果在同一目录下可以不指定include
            `timescale 1n/10p指定仿真精度
            module tb; 定义模块名为tb
            reg a;
            reg b;
            reg ci
            wire sum;
            wire cout;申明线型与寄存器型
            parameter LENGTH = 20;参数化一些值

            adder adder(.a(a),
            .b(b),
            .ci(ci),
            .sum(sum),
            .cout(cout)
            );

            driver driver();
            monitor monitor();实例化DUT,以及一些驱动和监测

            `include "task.v"包含task.v文件
            initial
            begin
            add_test;

            #MAX $finish;
            endStimulus,调用了task.v里的add_test

            `undef MAX由于宏是全局的,防止有冲突发生,最后要undef

            endmodule模块结束



欢迎进入老古论坛进行讨论
[EDA/IC设计] 相关文章:
和可靠性有关的几个概念
简介:
建立时间和保持时间   图 1 建立时间(setup time)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器;保持时间(hold time)是指在触发器的时钟信号上升沿到来以后,数据稳定不变的时间, 如果保持时间不够,数据同样不能被打入触发器。 如图 1 。 数据稳定传输必须满足建立和保持时间的要求,当然 在一些情况下, 建立时间和保持时间 ......

FPGA中的冒险现象
关于时钟的讨论---3
关于时钟的讨论---2
提高同步系统的运行速度
 
下一个:[EDA/IC设计]FPGA中双向端口的设计问题
简介:
在工程应用中,双向电路是设计者不得不面对的问题.在实际应用中,数据总线往往是双向的.如何正确处理数据总线是进行时序逻辑电路设计的基础.在程序设计过程中,关键技术在于:实体部分必须对端口属性进行申明,端口属性必须为inout类型,在构造体需要对输出信号进行有条件的高阻控制.在双向电路的处理问题上,常用的处理方式有两种,在介绍双向电路的处理方式之前,先看看双向电路的基本格式: ENTITY bidir_pin IS ( bidir : INOUT std_logic; oe, clk......

上一个:[EDA/IC设计]什么是验证环境? --- 验证的流程VHDL实例

老古开发网版权所有 2006年9月 asp.Net V2.0 设计:老古
页面缓存:30分钟 执行时间:47毫秒