|
| 1 信号完整性问题及其产生机理 信号完整性SI（Signal Integrity）涉及传输线上的信号质量及信号定时的准确性。在数字系统中对于逻辑1和0,总有其对应的参考电压,正如图1（a）中所示：高于ViH的电平是逻辑1,而低于ViL的电平视为逻辑0,图中阴影域则可视为不确定状态。而由图1（b）可知,实际信号总是存在上冲、下冲和振铃,其振荡电平将很有可能落入阴影部分的不确定区。信号的传输延迟会直接导致不准确的定时,如果定时不够恰当,则很有可能得到不准确的逻辑。例如信号传输延迟太大,则很有可能在时钟的上升沿或下降沿处采不到准确的逻辑。一般的数字芯片都要求数据必须在时钟触发沿的tsetup前即要稳定,才能保证逻辑的定时准确（见图1（c））。对于一个实际的高速数字系统,信号由于受到电磁干扰等因素的影响,波形可能会比我们想象中的更加糟糕,因而对于tsetup的要求也更加苛刻,这时,信号完整性是硬件系统设计的一个至关重要的环节,必须加以认真对待。 一个数字系统能否正确工作其关键在于信号定时是否准确,信号定时与信号在传输线上的传输延迟和信号波形的损坏程序有关。信号传输延迟和波形破损的原因复杂多样,但主要是以下三种原因破坏了信号完整性： 1）反射噪声 其产生的原因是由于信号的传输线、过孔以及其它互连所造成的阻抗不连续。 （2）信号间的串扰 随着印刷板上电路的密度度不断增加,信号线间的几何距离越来越小,这使得信号间的电磁耦合已经不能忽略,这将急剧增加信号间的串扰。
| （3）电源、地线噪声 由于芯片封装与电源平台间的寄生电感和电阻的存在,当大量芯片内的电路输出级同时动作时,会产生较大的瞬态电流,导致电源线上和地线上电压波动和变化,这也就是我们通常所说的地跳。 一个数字系统的结构可能非常复杂,它可能包括子板、母板和底板,板间连接是通过一些连接子或者电缆来实现的,而高速印制板上的信号则是通过传输线、过孔以及芯片的输入输出引脚来进行互连的。这些物理连接（包括地平台和电源平面）由于存在着传输特性的差异,从而使信号完整性到了破坏。因此,为保证一个高速数字系统正常工作,必须消除因为物理连接不当而产生的负面影响。
|
|
导航:老古开发网首页→文章索引→文章分类→DSP数字信号处理→[高速数字系统中的信号完整性]
欢迎进入老古论坛进行讨论
TS101S型DSP与PCI总线的简易接口设计
下一个:
上一个: