老古开发网首页
导航:老古开发网首页文章索引文章分类CPLD/FPGA→[Mercuryr推出赛灵思FPGA适用的串行RapidIO IP内核]
| -文章搜索 - 最新文章 - |

Mercuryr推出赛灵思FPGA适用的串行RapidIO IP内核

发布时间:2006年5月11日 点击次数:793
来源:电子工程世界   作者:
 

Mercury Computer已经加盟Xilinx联盟项目,为Xilinx Virtex和Spartan系列FPGA新推出Mercury串行RapidIO IP内核。Xilinx联盟项目具有最新的IP内核、EDA、DSP和嵌入式开发工具及设计业务、电路板级产品、集成电路和电子元件。成员公司提供优化的产品及业务,以提供更多适合使用Xilinx可编程逻辑器件的方案。

Serial RapidIO具有全功能IP内核,集成了逻辑层、传输层和物理层,支持I/O和信息传递。Mercury IP内核符合Serial RapidIO 1.2规范,适合用于嵌入式产品、通讯、无线、存储和国防市场。使用Xilinx Virtex FPGA的设计师可采用Mercury的IP为各种产品创建具有Serial RapidIO端点的设备。


欢迎进入老古论坛进行讨论
[CPLD/FPGA] 相关文章:
用D/A转换器实现高精度可编程增益放大器
简介:
实际应用中,常常需要一个增益可软件编程的放大器(PGA),用来将不同幅度的模拟输入信号放大到某个特定范围,便于A/D转换器进行采样,或者将给定信号放大一个由软件设定的增益后输出。但可供选用的现成的可编程增益放大器并不多见,需要采用其它方法来实现,通常有两种方法:1)运放+模拟开关+电阻网络;2)运放+数字电位器。其中,前一种方法利用模拟开关切换电阻反馈网络,从而改变放大电路的闭环增益。此种方法所需元器件较多,电路庞大,而且精度受到限制。第二种方案采用固态数字电位器来控制放大电路的增益,线路较为简单。但现有的数字电位器分辨率有限,常见的......

通用双热交换控制器允许带电底板插入
报警应用电路
设计通用的Ultra2SCSIPCB
信号隔离技术
精密电压基准
常用的抗扰度试验标准
雷电与防雷误区
电感分裂式推挽换向软开关技术的研究
利用实测GTO阳极电流波形设计逆变器缓冲电路
 
下一个:[新闻热点]闪存价格下跌 一季度Hynix利润下滑8.6%
简介:
韩国现代半导体公司(Hynix)日前公布了今年第一季度财报,尽管它的闪存芯片的发货量强劲增长弥补了迅速下跌的价格,但公司的利润仍然低于先前的预期,比去年同期下滑了8.6%。   现代半导体公司财报显示,今年第一季度的利润为2894亿韩元(合3.061亿美元)低于大多数分析师4100亿韩元的利润预期。相比之下,去年同期的利润为3160亿韩元,去年第四季度的利润为7510亿韩元。公司的销售收入为 1.51万亿韩元,而去年同期的收入为1.3万亿韩元。运作利润为3760亿韩元,低于分析师4156亿韩元的预期。   现代半导体公司表示,由于将面临包括美国......
 

上一个:[另类其他]流水线型ADCMAX1200及其与DSP的接口

老古开发网版权所有 2006年9月 asp.Net V2.0 设计:老古
页面缓存:10分钟 执行时间:94毫秒