|
|
| | -文章搜索 - 最新文章 - | |
latch up(闩锁反应) |
| 发布时间:2006年6月28日 点击次数:1875 |
| 来源: 作者: |
在LAYOUT里面CONTACT的位置和数量是非常重要的,最关键的因素就是CONTACT有较大的电阻!虽然POLY和有源区都有掺杂,增加了导电率,但由于它们是半导体,在与铝线通过CONTACT相连时形成半导体—金属接触,这样的电阻还是比较大的,可能会达到几欧姆,多打CONTACT就是增加了并联的连接,大大降低了接触电阻并且可以保证连接可靠性。CONTACT的位置靠中间比偏边上好,因为各层都是有电阻的,比如有源区上的CONTACT偏在一边会使得源区各处到连接点的距离不等导致电阻不等导致各处有电势差,显然这样的MOS管性能就会变差。 结论:所以画LAYOUT的时候,在有空间的地方多打CONTACT有益无害对一个width很大的mos,通常要进行分割,因为分割成奇数和偶数,而产生了不同。大的MOS被分割成奇数个小的MOS管,MOS管公用的源区和漏区面积上是相同的,因此,源极和漏极的电容也是相同的。而在图二(b)中,大的MOS被分割成偶数个小的MOS管,源区和漏区的个数是不相同的,因此,源极和漏极的电容也是不相同的。GATE的POLY层,也是有较大电阻,加在GATE上的电压也会因为电阻形成电势差,直接影响MOS管的导通情况。 除此之外,GATE并联管开关时间比较统一。而GATE串联管因为电压到达各管的时间显然有差别,会导致各管开关时间不统一,增大开关时间,大大降低MOS管的高频性能。 结论:画LAYOUT的时候,MOS管的GATE端并联比串联好 MOS管的SOUCE或者DRAIN是输出端,我们希望并联的MOS管能同时开关,也能够同时被输出,否则高频性能会变差。显然在图(a)中SOURCE串接的情况下,各点被输出的时间是不同的,而在后一种情况下图(b)则好得多。 结论:画LAYOUT的并联管时,SOUCE和DRAIN端都并接比较好。 制作电阻的衬底是和电阻材料掺杂类型相反的半导体,这样电阻区和衬底就构成了一个pn结,由于pn结都会存在结电容,为了减小寄生电容效应,应该减小连线的长度,用铝线相连。[结尾] 好与坏,其实不难区别,只是要去收集来分析,自然好坏就会相互突显了。 版图最忌就是不均匀,无论是摆放的位置,还是图形的形状,都应该保持均匀、对称!! |
|
|
|
|
[EDA/IC设计] 相关文章: OASIS 有一种新的格式简介:
OASIS Open Artwork System Interchange Standard (OASIS (TM)) is a specification for hierarchical integrated circuit mask layout data format for interchange between EDA software, IC mask writing tools and mask inspection tools. The name is the trademark of SEMI. It is developed by SEMI for microelec...... 区分read和A&E
LBISTArchitect
Eldo
Modelsim SE |
|
|
|