老古开发网首页
导航:老古开发网首页文章索引文章分类EDA/IC设计→[分立式SOC:渐进式发展与严峻挑战]
| -文章搜索 - 最新文章 - |

分立式SOC:渐进式发展与严峻挑战

发布时间:2006年4月19日 点击次数:351
来源:中国元器件在线   作者:德州仪器公司:Gene Frantz ,Thanh Tran博士
 

       过去三十年来,实现真正的片上系统 (SOC) 的理念一直是半导体业界孜孜以求的神圣目标。我们已经取得了巨大成就,但依然任重而道远。

       用数字电路实现模拟与 RF 是真正的挑战,因为它要求不同的 IC 工艺。模拟、数字与 RF 集成已成为现实--蓝牙芯片就是很好的例证。但与 SOC 的最终目标相比,这只是模拟与 RF 电路相对不太复杂的定制设计而已。考虑到芯片集成仍难以实现,定义另一概念是相当有用的:分立式 SOC,这是系统实现最终集成的中间步骤。这一概念有助于芯片工程师与设计人员实施过度型集成措施,为最终目标做好准备。

       分立式 SOC 概念包含在个人视频记录器 (PVR) 的芯片组中,带有大块的高速数字电路、BiCMOS 音频与视频编解码器以及电视调谐器,其使用的制造技术也相当特殊。PVR 的发展是这种复杂系统集成不断进展的一个实例。但是,分立式 SOC 提出的挑战非常之严峻,以致于我们关于集成优势的共识(更小、更快、更廉价)甚至可能随着业界接近最终集成目标而失效。对于真正的 SOC,单一器件不能保证实现最低的系统成本、最高的性能或最低的功耗。它很可能实现较小的尺寸。但为减小尺寸而牺牲成本与功耗的做法一般来说是没有意义的。

       PVR 系统集成

       2000 年时,典型的 PVR 系统包括 8 个芯片(见图)。设计小组了解到集成是一个渐进的过程,而且板级解决方案会持续发展到 2006 年,这样他们就可根据四条基本规则开发新一代产品。当然,他们还会将每一代连续的集成变得更加简单而迅速。 

       (1)在 PC 板的相同一般区域用相似的工艺技术放置组件。

       (2)将数字 IC 放置得尽可能靠近混合模式部件,以使迹线最短。

       (3)放置 RF 电路使之与高速电路相隔离。

       (4)电源应为独立模块,这样在新技术出现时,系统就能够利用这些新技术。

点击看原图


       上图显示了数字处理单元如何快速合成为单一的 CMOS 芯片。由于制造技术不匹配,在2002 年时BiCMOS 音频编解码器、视频编码器/解码器以及电视调谐器还未成为集成的对象。

       过采样音频编解码器可放于 CMOS 中,但这种情况下则相反。将音频编解码器与 CPU 和 MPEG 相集成会降低音频质量--这是一个较困难的设计问题。

       视频编码器与解码器采用 BiCMOS 技术,并可集成到单一芯片上,这在 2004 年才刚得以实现。尽管电视调谐器在 2002 年系列产品中就已使用 BiCMOS 技术,但当视频编码器/解码器可集成到单一的BiCMOS 芯片上时,它在 2004 年系列产品中转而采用 SiGe。

       到2006 年,两种 SOC 都可能成为最先进的 PVR。当音频编解码器加到 CMOS 电路中,且视频编码器/解码器与电视调谐器相结合时,就实现了上述情况。

       未来尚不明朗

      
2006 年之后的情况如何就不那么明确了。随着硅片技术不断发展,我们可以想象未来的电视将在一个SOC 上集成 PVR 功能。制造技术及其产生的硬件组件提出了巨大挑战,不过还不是 SOC 要面临的最大难题。我们可认为电子系统有着五大构成部分:制造、硬件组件、操作系统、专用软件以及开发环境。每个构成部分都对实现 SOC 提出了一些程度不同的难题。最大的难题就在于缺乏一个开发环境,能够在模拟、数字与 RF 方面对 SOC 进行模拟、仿真、测试以及定型 (prototype)。

     &nb

sp; 今天的数字芯片需要庞大的验证小组、复杂的软件,还需要昂贵的硬件作为仿真器,此外还需要长达数月的时间。添加模拟与 RF 将使问题更加严重,甚至无法控制。


欢迎进入老古论坛进行讨论
[EDA/IC设计] 相关文章:
基于扫描的DFT对芯片测试的影响
简介:
摘 要:本文首先简要地介绍了基于扫描的DFT技术,然后具体结合一种控制芯片,通过对两种测试方法的比较,说明了DFT对芯片测试向量、故障覆盖率及测试成本等的影响。 关键词: DFT;自动测试向量生成;故障覆盖率 引言 随着ASIC电路结构和功能的日趋复杂,与其相关的测试问题也日益突出。在芯片测试方法和测试向量生成的研究过程中,如何降低芯片的测试成本已经成为非常重要的问题。DFT(可测性设计)通过在芯片原始设计中插入各种用于提高芯片可测性的逻辑,从而使芯片变得容易测试,大大降低了芯片的测试成本。目前比较成熟的可测性设计主要有扫描设计、边界扫描设计......

AMBA片上总线在SoC芯片设计中的应用
8位微控制器在SoC中的应用
新型IP质量管理系统确保新兴服务QoS
多芯片封装:高堆层,矮外形
EDA配对工具填补ESL“模型沟”
IIC-China:中国两大反向工程公司相见言欢,谜底何在?
DATE大会碰出火花:专注细分的EDA供应商成长看好
评论:卡喉式竞争无赢家,EDA产业亟需思想大变革
45纳米设计工具挑战重重,中国工程师可否一展身手?
 
下一个:[新闻热点]飞利浦在华建研发基地 研费达4千万欧元
简介:
飞利浦电子公司昨天宣布,在上海建设的“飞利浦创新科技园研发中心项目”已于3月9日开工。 飞利浦创新科技园总占地3.8万平方米,每年投入的研发经费将达到4000万欧元,建成后将成为飞利浦在中国最核心的研发基地。在这个科技园中,除了开工建设的研发中心以外,飞利浦还投建了照明电子项目。 ......
 

上一个:[新闻热点]柳传志回应神码出售传闻 未跟英迈合作换股

老古开发网版权所有 2006年9月 asp.Net V2.0 设计:老古
页面缓存:否 执行时间:31毫秒