|
|
| | -文章搜索 - 最新文章 - | |
第13743篇:Sierra Design推出可实现平面和递阶设计的综合工具 |
| 发布时间:2006年3月13日 点击次数:314 |
| 来源:电子工程世界 作者: |
为大型片上系统设计模块及将模块组合起来是两种不同的设计阶段,Sierra设计自动化公司推出Pinnacle芯片安装方案,解决了后者面临的问题,可实现递阶化的设计。 Sierra的Pinnacle物理综合套件之一芯片安装利用Sierra的数据模型,可为5000万门建模。它可提供顶级优化、全芯片时钟树综合及全芯片静态时序分析。但该模块不包括顶级路由,用户需要使用第三方路由工具。 目前的递阶流程存在很多问题,如需要物理和时序信息提取,无法达到模块级预算、引脚分配与时序优化分离,需要手动编辑顶级时钟树和多种模型及过程的分析缺陷。 Pinnacle芯片安装模块可保持用户的物理层,无需用户提取任何信息。用户可以选择平面或递阶表示方法。 |
|
|
|
|
[EDA/IC设计] 相关文章: SoC原型验证技术的研究简介: 由于SOC设计复杂度不断增加,使得缩短面市时间的压力越来越重。虽然充分利用IP核大大减少了SoC的设计时间,但SoC验证仍然非常复杂耗时。SoC和ASIC的最大不同之处在于它的系统特性,除了大量硬件模块之外,SoC还需要大量的固件和软件,如操作系统、驱动程序、通讯协议以及应用程序等。SoC硬件模块数目众多、内嵌软件复杂,传统的基于逻辑模拟的验证方式已不再可行。尤其是软硬协同验证时,模拟时间之长令人难以忍受。为了缩短SoC验...... Agilent扩展EDA系列产品 包括完整3D电磁场仿真 工艺设计工具包 PDK 的应用及开发 扩大ARM SoC的验证覆盖缩短仿真时间 借助Cadence数字IC设计平台,芯原倒装片设计成功出带 |
|
|
|