几乎无所不能的FPGA

       随着成本、功耗和容量的不断改善，FPGA和CPLD已经广泛渗透到消费电子和汽车电子应用市场，其市场份额几乎已与通信市场二分天下。但通信和工业领域仍是FPGA两块最大的终端用户市场，Cisco、华为、西门子等公司的交换机、无线基站等设备大量采用了FPGA进行设计。利用FPGA的可编程特性，甚至可以在设计完成以后对系统进行升级，以适应新的标准或提供更多的功能。

       FPGA和CPLD为工业产品提供丰富功能

       在工业市场上，Rigol公司用Cyclone II和Stratix II开发了DS1102C数字示波器，可执行大量的数学运算和高速信号处理;UniTest公司将Stratix II用于UNI460和UNI560 SDRAM测试平台，可以快速地进行模式生成;NI公司用MAX II设计CompactRIO模块，减小了产品体积和功耗;Host Engineering公司在PLC以太网控制器上采用了Cyclone和Nios II，可以连接PLC背板和外设。

       所有这些市场都有一个共同的特点：小批量、多品种、灵活性、多功能、要求产品快速上市，而这正是FPGA最擅长的工作。

       FPGA饱受功率问题困扰

       与ASIC相比，FPGA的弱点在于性能慢、密度低、功耗大，目前性能和密度问题已基本解决，功耗问题成为芯片供应商面临的最大挑战，尤其是进入深亚微米节点后，漏电流的增加会导致静态功耗上升。FPGA的布线电容是ASIC的10到100倍，并具有更大的线迹和大量的晶体管，这些晶体管虽然不会在电路工作中使用，但是却仍然产生泄漏功率。与此同时，OEM对降低功耗、延长电池的使用时间与降低成本和体积等方面的需求还会攀升。iSuppli曾预计，如果能解决功耗问题，未来FPGA至少能夺走30亿美元的ASIC市场份额。

       在Altera公司的Quartus工具中，就可以对嵌入式RAM模块的功率进行监控映射，能够将时钟周期内处于活动状态的RAM数目最小化。该方案可以将存储器的动态功率降低21%，将总动态功率降低7%，而性能和逻辑方面的牺牲仅为1%。

       QuickLogic公司开发出了反熔丝型的Polar Pro系列FPGA，其待机时电流不足10μA，具有超低功率、耗电量非常小的待机模式。这种模式通过将内部逻辑内核与外部I/O焊点分开等措施，降低了耗电量。在待机模式下，也能维持I/O电路状态和内部寄存器的值，可在数微秒内从待机模式恢复正常。

       Actel则在ProASIC3 Flash FPGA的基础上，推出了低功耗的IGLOO系列FPGA。IGLOO系列FPGA采用了多种功率优化技术和130nm工艺，使静态功耗降至5μW，支持 1.2V电压，具有多种功率模式以优化功耗，包括Flash*Freeze模式、低功耗工作模式和睡眠模式。

       降低FPGA功耗的比赛才刚刚开始，尽管目前看来FPGA还没有办法将功耗降低到ASIC的功耗等级，但并不说明没有解决办法，在市场的推动下，各个公司会投入大量资源开发低功耗技术，会使FPGA的功耗越来越接近ASIC。

       竞相采用65nm工艺

       FPGA厂商总是先进制造工艺的尝鲜者。Xilinx公司已经正式推出采用65nm工艺制造的新一代FPGA产品Virtex-5系列。 Virtex-5系列有三个主要特点：65nm三极栅氧化层技术、新型ExpressFabric技术和ASMBL架构。与上一代90nm产品 Virtex-4相比，Virtex-5 FPGA的速度平均提高30%，容量增加65%，同时动态功耗降低35%，静态功耗保持相同的低水平，使用面积减小45%。Virtex-5采用了具有六个独立输入的查找表(LUT)和新型对角互连结构，减少了逻辑层次，改进了构造块之间的信号互连，使逻辑性能比上一代Virtex-4平均提高30%。

       另一大FPGA厂商Altera迟迟未发布65nm的产品，它希望在成品率提高到90%以上再正式发布。业界推测Altera将在2006年底推出 65nm的Stratix III系列，将采用增强版自适应逻辑模块(ALM)。ALM是几年前Altera推出Stratix II FPGA的时候引入的逻辑结构，允许设计者实现两个大小相同或不同的LUT组合，是Stratix II和III灵活性的关键所在。ALM允许设计者将多个LUT配置在单个ALM中，经验表明，80%的场合下，两个LUT可能配置在单一ALM中。40% 的场合下，两个4输入LUT可能配置在单一ALM中，24%的场合下，两个5输入LUT可能配置在单一ALM中，因此这种逻辑结构具有非常好的适用性和灵活性，在很多设计中可以节约大量的逻辑资源。除了逻辑灵活性外，Altera的65nm Stratix III产品线中使用的增强版ALM集成了软件配置功能，允许客户在性能和功耗间进行平衡，让每个逻辑单元可根据设计需求调节功耗。客户可以通过调节时钟速度，获得不同的功耗水平，当客户对时钟速度要求不太高的时候，可以获得非常低的功耗。在相同时钟工作频率下，Stratix III的总体功耗可降低到Stratix II的一半，如工作时钟频率相对降低30%，则其整体功耗更可降低70%。