用VHDL编XILINX9500如何做一个上升/下降沿触发的

导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→
→用VHDL编XILINX9500如何做一个上升/下降沿触发的

* 61704: 用VHDL编XILINX9500如何做一个上升/下降沿触发的单个脉冲?

用VHDL编XILINX9500如何做一个上升/下降沿触发的单个脉冲?
我在用XILINX9500XLCPLD做一个功能,需要在外输入一个长的脉冲(+3.3V> 10ms长)时,用上升沿触发产生一个短脉冲(+3.3V> 1微秒,最好精确到10ns),注意就一个.我做出来了多个的脉冲,但是只要长的脉冲高(3.3V),这儿短脉冲就在重复,另外请注意长的脉冲和时钟不同步. 问如何实现?

发表时间:2004年9月5日15:59:18

回复该帖

本主题共有 4 帖，分页：>>>>>该主题的所有内容[4]条

*树形目录只列出部分跟帖的标题以及简单的摘要信息该主题的部分跟帖如下:

61836.[详细]很容易呀！
摘要:这个很容易实现呀，只要用两个触发器加上一个与门就可以了。简单的写：(vhdl不是很熟，描述大概的意思) signal inter_signal_1 : std_logic; si......(415字)
－ [jessesung][1168次] 2004年9月7日

61938.[详细]谢了,但我试了,怎么不工作呀?
摘要:......(无内容)
－ [guest][906次] 2004年9月8日

62142.[详细]你有没有加reset信号，将初始状态都设成0
摘要:我用verilog写： wire PLUSE_OUT; reg INTER_PULSE_1,INTER_PULSE_2; always @&nb......(353字)
－ [jessesung][1059次] 2004年9月10日