导航:
* 32147: 请教：用什么样的VHDL的代码风格可以加快CPLD芯片的运行速度？
baby_snake
baby_snake发表的帖子
请教：用什么样的VHDL的代码风格可以加快CPLD芯片的运行速度？
发表时间:2003年5月26日21:32:55
回复该帖
本主题共有 10 帖，分页：>>>>>该主题的所有内容[10]条
*树形目录 只列出部分跟帖的标题以及简单的摘要信息 该主题的部分跟帖如下:
32322.[详细]i just know,speed is clock.cl..摘要:i just know,speed is clock.clock high,speed high. and VHDL style? I&nb......(99字)
－ [麦迪那师][1124次] 2003年5月27日
32513.[详细]如何将一个算法优化，以及如何才能做到延迟较少摘要:用不同的代码描述同一个功能时，在保证时序正确的情况下，不同代码综合后，CPLD支持的最大时钟却有所不同。就拿我的毕业设计来说吧，我做的是一个PCI接口，代码综合后，并且保证时序正确，CPLD最大只能跑到22MHz，而我想如何可以将它提到33......(232字)
－ [baby_snake][1211次] 2003年5月28日
32706.[详细]which cpld do u use?do u..摘要:which cpld do u use? do u use pci ip core?......(43字)
－ [麦迪那师][1417次] 2003年5月29日