i just know,speed is clock.clo

i just know,speed is clock.clock high,speed high.
and VHDL style?
I want to know clearly about it

发表时间:2003年5月27日20:40:57

回复该帖

本主题共有 10 帖，分页：>>>>>该主题的所有内容[10]条

32513.[详细]如何将一个算法优化，以及如何才能做到延迟较少
摘要:用不同的代码描述同一个功能时，在保证时序正确的情况下，不同代码综合后，CPLD支持的最大时钟却有所不同。就拿我的毕业设计来说吧，我做的是一个PCI接口，代码综合后，并且保证时序正确，CPLD最大只能跑到22MHz，而我想如何可以将它提到33......(232字)
－ [baby_snake][1213次] 2003年5月28日

32706.[详细]which cpld do u use?do u..
摘要:which cpld do u use? do u use pci ip core?......(43字)
－ [麦迪那师][1417次] 2003年5月29日

32764.[详细]我用的是MAX 7128S84，没有用IP CORE，代码是自己开发的
摘要:......(无内容)
－ [baby_snake][1030次] 2003年5月30日