如何将一个算法优化，以及如何才能做到延迟较少

导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→
→如何将一个算法优化，以及如何才能做到延迟较少

* 32513: 请教：用什么样的VHDL的代码风格可以加快CPLD芯片的运行速度？

如何将一个算法优化，以及如何才能做到延迟较少
用不同的代码描述同一个功能时，在保证时序正确的情况下，不同代码综合后，CPLD支持的最大时钟却有所不同。就拿我的毕业设计来说吧，我做的是一个PCI接口，代码综合后，并且保证时序正确，CPLD最大只能跑到22MHz，而我想如何可以将它提到33MHz

发表时间:2003年5月28日20:05:52

回复该帖

本主题共有 10 帖，分页：>>>>>该主题的所有内容[10]条

*树形目录只列出部分跟帖的标题以及简单的摘要信息该主题的部分跟帖如下:

32706.[详细]which cpld do u use?do u..
摘要:which cpld do u use? do u use pci ip core?......(43字)
－ [麦迪那师][1417次] 2003年5月29日

32764.[详细]我用的是MAX 7128S84，没有用IP CORE，代码是自己开发的
摘要:......(无内容)
－ [baby_snake][1029次] 2003年5月30日

32817.[详细]换片子
摘要:epm7128slc84-?有-1,-3的片子,速度快很多......(38字)
－ [guest][1194次] 2003年5月30日