登陆
|
注册
|
搜索
|
最近新帖
发帖子
|
共享我的资料
|
精华帖子
|
热门话题
导航:
老古网
→
老古论坛
→
XMOS公共讨论区
→
XMOS开源项目区
→
单片机程序设计
→
嵌入式系统
→
广告区域
→
→可以
* 12860: 初学者:请问用CPLD或FPGA能否实现0.5ns的延时?
dws457
dws457发表的帖子
可以
定义寄存器计数,时钟作为计数源。
发表时间:2002年10月25日9:15:00
回复该帖
本主题共有
5
帖,分页:
>>>>>该主题的所有内容[5]条
*树形目录 只列出部分跟帖的标题以及简单的摘要信息 该主题的部分跟帖如下:
13094.
[
详细
]re
摘要:可这么高的速率能实现吗?......(12字)
- [papadog][1210次] 2002年10月29日
13097.
[
详细
]0.5ns 试试用门叠加延时
摘要:......(无内容)
- [wucang_deng][1044次] 2002年10月29日
13135.
[
详细
]请问“门叠加延时”是个什么概念?谢了
摘要:......(无内容)
- [papadog][1202次] 2002年10月30日
[上一篇帖子]:
硬件:请问哪种芯片组成简单pwm电路合适?频率75赫兹,占空比20--100%连续可调,尽量简单.谢
[下一篇帖子]:
to pan-x实在不好意思,又要麻烦你了,我怎么没有找到啊,在哪里下载啊