登陆
|
注册
|
搜索
|
最近新帖
发帖子
|
共享我的资料
|
精华帖子
|
热门话题
导航:
老古网
→
老古论坛
→
XMOS公共讨论区
→
XMOS开源项目区
→
单片机程序设计
→
嵌入式系统
→
广告区域
→
→请问“门叠加延时”是个什么概念?谢了
* 13135: 初学者:请问用CPLD或FPGA能否实现0.5ns的延时?
papadog
papadog发表的帖子
请问“门叠加延时”是个什么概念?谢了
发表时间:2002年10月30日8:47:00
回复该帖
本主题共有
5
帖,分页:
>>>>>该主题的所有内容[5]条
*树形目录 只列出部分跟帖的标题以及简单的摘要信息 该主题的部分跟帖如下:
[上一篇帖子]:
闲聊:寻山东聊城网友搞电子的!
[下一篇帖子]:
老古:我已经找到原因了,但不知道咱们解决这个问题,麻烦你再看看!我使用的是s3c4510b,我用该c