|
|
|
|
|
| 导航:老古开发网首页→文章索引 →文章分类→EDA/IC设计 →第30页 |-文章搜索- 最新文章 -| | ||
| 标题 | 加入时间 | 点击次数 |
| 1.证重用具有现实意义 简介:当今功能验证在人力资源、复杂度和完成时间上的挑战远远超过了设计方面的挑战，这就要求尽可能多地重复利用验证资源。什么是验证的重用？和设计重用类似，从高层次定义，验证重用是通过重复利用一些验证代码来提高验证效率，减少验证代价并且得到高质量的设计。 但大部分人并没有意识到，如果一个项目组不按照一个已经被证实有效的验证重用方法来做，要做到验证重用会是多么困难。举个例子，一个原有的模块已经针对一个特定的 ...... | 2005年5月17日 | 384 |
| 2.PolySwitch PPTC器件在汽车电子IEEE 1394网络中的应用 简介: 在汽车工业中，家庭生活方式与汽车日益紧密的联系方兴未艾。采用由美国汽车多媒体接口协会(AMI-C)制订的全球标准化接口，被称为IDB-1394，由“1394联合汽车产业集团”制订。在消费电子业界称为IEEE 1394串行总线的网络，在设计时以多媒体内容的传输为目标。能方便地与各种消费电子设备相连，并为这些设备的快速安装提供便利。 IDB-1394用于高速多媒体应用的设计，即在车内快速传输 ...... | 2005年5月17日 | 408 |
| 3.MCM高速电路布局布线设计的信号完整性分析 简介: 摘 要：随着封装密度的增加和工作频率的提高，MCM电路设计中的信号完整性问题已不容忽视。本文以检测器电路为例，首先利用APD软件实现电路的布局布线设计，然后结合信号完整性分析，对电路布局布线结构进行反复调整，最后的Spectra Quest软件仿真结果表明，改进后的电路布局布线满足信号完整性要求，同时保持较高的仿真精度。 关键词：多芯片组件;布局布线;信号完整 ...... | 2005年5月17日 | 752 |
| 4.芯片设计的一次性成功 简介: 由于成本提高和产品周期缩短，芯片开发者正致力于芯片设计的一次性成功。在芯片的设计过程中，制造商正在使用一些方法帮助设计者理解和实现面向制造(DFM)的设计技术。他们具备芯片效果、工艺细节、制造成本方面的知识，能够给设计者提供指导，帮助设计者提高产量并降低芯片成本。 芯片设计一次性成功的重要性 随着工艺技术的进步，芯片的制造成本提高了。每一次工艺结点的换代升级会带来更高密度和更高性能IC的产生， ...... | 2005年5月17日 | 456 |
| 5.一种低噪声宽带低通有源滤波器的设计 简介: 摘 要：本文介绍了将幅值为0.1V 的1MHz方波经过滤波不失真地放大为2.5 V、带宽为30MHz信号的一种低噪声、模拟低通有源滤波器。 关键词： 低噪声;低通;滤波器 引言 在航天遥感系统中，往往要对微弱的信号(通常小于1mV)进行处理，而微弱的模拟信号在放大过程中极易受到干扰，使传送中的信号幅值或相位发生畸变，因此，有必要对模拟信号做零漂修正、滤波 ...... | 2005年5月16日 | 1563 |
| 6.一种高效的复信号处理芯片设计 简介: 摘 要：本文提出了一种高效的复信号处理芯片的设计方法。本芯片是某雷达信号处理机的一部分，接收3组ADC的输出复数据，依次完成去直流、加窗、512点FFT、求功率谱和累加3组信号的功率谱等功能。在这5种功能中，加窗、512点FFT和求功率谱复用一个蝶形单元。本芯片由单片FPGA实现，计算精度高、速度较快，满足雷达系统的实时处理要求。 关键词： FFT ...... | 2005年5月16日 | 649 |
| 7.双层AMBA总线设计及其在SoC芯片设计中的应用 简介: 摘 要：AMBA总线是目前主流的片上总线。本文给出的双层AMBA总线设计能极大地提高总线带宽，并使系统架构更为灵活。文章详细介绍了此设计的实现，并从两个方面对两种总线方式进行了比较。 关键词：双层AMBA总线;总线带宽;SoC 引言 一般说来，SoC芯片是由片上芯核、用户设计的IP核以及将这两者集成在一起的总线组成的。片上芯核决定了使用何种片上总线以及芯 ...... | 2005年5月16日 | 595 |
| 8.基于FPGA的可编程定时器/计数器8253的设计与实现 简介: 摘 要：本文介绍了可编程定时器/计数器8253的基本功能，以及一种用VHDL语言设计可编程定时器/计数器8253的方法，详述了其原理和设计思想，并利用Altera公司的FPGA器件ACEX 1K予以实现。 关键词：FPGA;IP;VHDL 引言 在工程上及控制系统中，常常要求有一些实时时钟，以实现定时或延时控制，如定时中断，定时检测，定时扫描等，还要求有 ...... | 2005年5月16日 | 1330 |
| 9.可重定位的基于事务的系统级验证 简介: 功能验证已经成为开发SoC的主要问题。随着一些复杂SoC的规模超过两千万门，以及对开发和集成嵌入式软件的需求持续增加，软件模拟器已经力所不及。在设计过程需要几百万个时钟周期来充分测试和验证软件功能的情况下，软件仿真器的性能下降到1-5Hz。按照这种速率，软件调试需要几年的时间。如果设计项目组不能够投入这么多的时间，则意味着SoC芯片制造出来之后，在加电后的几秒内就会出现错误。 基于事务的验证允许 ...... | 2005年5月16日 | 426 |
| 10.基于C*SoC200的32位税控机专用系统芯片设计 简介: 摘 要：本文首先介绍了一个32位嵌入式税控机专用系统芯片C3118的功能、结构和特点，然后分析了一个自动化程度很高的SoC设计平台——C*SoC200，对该平台的主要结构和功能进行了分析。 关键词：IP;SoC;平台;仿真 引言 2003年7月，中国国家质量监督检验检疫总局发布了由税控机国家标准制定委员会制定的税控收款机国家标准。并将陆续出台一系列的管理 ...... | 2005年5月16日 | 631 |
| 11.VCS OBC技术的评估 简介: 当前，设计验证已经成为半导体芯片设计过程所面临的主要难题之一。如何确认芯片能够在相关应用中正确运行呢？除了要面对需要写出尽可能多的测试来验证芯片的各方面功能的挑战以外，下列问题也变得日益重要：如何测定这些测试的质量呢？测试包到底覆盖了多大范围的芯片功能呢？对于这些问题，传统的解决方法是应用代码覆盖率分析工具。利用这些工具可以测量出在仿真状态下实际执行了设计的多大部分，并能提供有关代码行覆盖率、条 ...... | 2005年5月16日 | 473 |
| 12.准时性——高级定制设计的要求 简介: 在过去10年间，对从事模拟、定制数字、RF和混合信号设计的公司需求呈现出了指数增长。效益以及竞争正迫使定制设计队伍采纳先进工艺技术，把以前各自独立的IC功能块集成到单个硅片中。事实上，许多设计队伍被迫跳过工艺节点，在0.18mm、0.13mm、甚至纳米工艺上进行大规模数字逻辑集成。 先进的混合信号设计包括超过10万个模拟晶体管和超过上亿个数字晶体管(包括内存)。而且，其封装、电源网络、互连、器件 ...... | 2005年5月16日 | 373 |
| 13.可配置系统级验证环境加速SoC开发 简介: 利用嵌入式硅IP可以缩短SoC设计所需的开发时间，这已成为众所公认的事实。但要从完工后的整个系统角度出发，整合及验证来自多家厂商的元件，需要相当的时间和努力，然而它们却常被忽略。这会对嵌入式软件开发人员造成额外负担，因为他们需要SoC的外围和接口以及处理器的精确模型，才能在设计投片之前，针对正在开发的SoC，迅速完成应用固件的测试及除错。如果SoC平台以可配置处理器和外围IP为基础，这些IP又来 ...... | 2005年5月16日 | 485 |
| 14.自由IP Core资源的利用 简介: 摘 要：本文介绍了与免费IP Core运作有关的问题以及免费资源的若干来源，然后通过对两个不同来源的、免费的八位RISC CPU进行比较和分析，给出了若干选用免费核时应考虑的问题。 关键词：IP Core; CPU 引言 随着集成电路单位面积晶体管数量的激增和人们对缩短设计周期的追求，设计重用已经成为有效的应对方法，它不但适合于ASIC，也适合于CPLD/F ...... | 2005年4月27日 | 671 |
| 15.为时钟源编程的计算机并行端口 简介: 本设计实例说明如何将Linear Technology公司的LTC6903可编程振荡器作为时钟源应用在直接数字合成、数据转换、开关电容滤波、时钟和压控振荡器等电路中。LTC6903可由2.7V ～ 5.5V的电源供电工作，功耗适中，可产生频率范围为1 kHz ～68 MHz时钟信号。LTC6903在这一频率范围内的典型频率误差和分辨率分别为1.1和0.1%。 你可通过IBM兼容PC ...... | 2005年4月22日 | 335 |
| 16.基于FPGA的光栅尺信号智能接口模块 简介: 摘要： 介绍了一种基于ALTERA公司大规模可编程逻辑器件EPF10K10的多功能光栅尺处理品电路。叙述了该电路的主要电路——四倍频细分、辨向电路、计数电路、接口处理电路的设计原理，风时给出了详细的电路和仿真波形。 关键词： 光栅尺 四倍频细分 辨向 EDA FPG ...... | 2005年3月26日 | 692 |
| 17.低成本创新将成为未来发展趋势 简介: 不断变化已成为半导体行业的标志，同时也是半导体行业区别于其它大多数行业的特性。无论我们处于该行业周期的哪一位置，IC 制造商始终想方设法提高它们器件的性能，降低它们的生产成本。 一般来讲，通过转向更细小的工艺设计尺寸或向更大面积的晶圆尺寸，IC 制造商已可满足提高器件性能和降低生产成本的这两种需求。当今，器件尺寸的不断缩小以及更大的晶圆尺寸仍是 IC 制造商确定其生产战略方面的重要因素，但 ...... | 2005年3月23日 | 346 |
| 18.基于SPW-FSM Editor的CPM调制器的建模 简介: 摘 要：CPM调制是一种非线性有记忆调制方式，其信号内在的状态转移特性更适合于用有限状态机(FSM)来描述。SPW的FSM Editor是一个简单易用的FSM建模工具，用其生成的FSM模型可以直接用于SPW的BDE仿真环境中。本文给出了3RC-CPM信号的内在状态及其转移的分析，并对基于FSM Editor的建模过程进行了详细叙述，最后给出了完整的CPM调制器 ...... | 2005年3月23日 | 747 |
| 19.基于FPGA的非对称同步FIFO设计 简介: 摘 要：本文在分析了非对称同步FIFO的结构特点及其设计难点的基础上，采用VHDL描述语言，并结合FPGA，实现了一种非对称同步FIFO的设计。 关键词：非对称同步FIFO;VHDL;FPGA;DLL;BlockRAM 引言 FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数 ...... | 2005年3月23日 | 712 |
| 20.混合信号电路设计技术研究 简介: 摘 要：本文针对航天电子系统小型化发展的特殊要求，提出在星载电子系统中进行混合信号电路设计，重点探讨了混合信号电路设计技术所面临的问题及其对策，并以星载计算机的下行信道设计为例，对航天微电子系统的混合信号设计进行了初步探索。 关键词： 系统级芯片;混合信号;设计流程;IP核 引言 航天市场的需求带动了卫星技术的发展，微型、纳型甚至皮型卫星的研究已成为航天技术 ...... | 2005年3月23日 | 552 |
| (635条/共32页) 首页 前十页 [21] [22] [23] [24] [25] [26] [27] [28] [29] [第30页] [31] 尾页 | ||
|
|