导航:
* 4492: 硬件:老古：在您的epm7128管脚图中定义了两个CLK信号，我有点怀疑，是不是一个为CLK,一个为ALE信号？请指点.
explore
explore发表的帖子
但是在您的epm7128管脚接法中，第21脚和第83都定义成CLK信号，并没有当做普通I/O用啊，请问这两个脚都接33M的晶振吗？
发表时间:2002年1月8日14:33:00
回复该帖
本主题共有 6 帖，分页：>>>>>该主题的所有内容[6]条
*树形目录 只列出部分跟帖的标题以及简单的摘要信息 该主题的部分跟帖如下:
4496.[详细]一个是输入时钟，22。1184Mhz，clk是输出时钟，给pci总线用的。..摘要:......(无内容)
－ [老古][1139次] 2002年1月8日
4499.[详细]输出时钟的频率是多少，它是怎么得出来的，另外它对应的管脚是第21脚吗？摘要:......(无内容)
－ [explore][981次] 2002年1月8日
4505.[详细]输出时钟和输入时钟是一样的。22。1184Mhz摘要:......(无内容)
－ [老古][964次] 2002年1月8日