nicsoft 

 初学者:有几个解不了的问题，请大虾帮忙
这是我们做的作业，请大虾帮忙解答一下。谢谢！！
1.Many CPUs have a special bus cycle type for interrupt acknowledge.Why?

2.If all the gates in Fig.3-19 have a propagation delay of 10 nsec, and all 
other delays can be ignored, what is the earliest time a circuit using this 
design can be sure of having a valid output bit?

3.The ALU of Fig.3-20 is capable of doing 8-bit 2’s complement additions. Is 
it also capable of doing 2’s complement subtraction? If so, explain how. If 
not modify it to be able to do subtractions.

4.The 4x3 memory of Fig.3-29 uses 22 AND gates and three OR gates. If the 
circuit were to be expanded to 256x8, how many of each would be needed?

先谢谢各位了！！

发表时间:2003年2月17日21:09:00