参考
1.很多CPU,都具有一个专门的总线周期,用来对(外设)发出的中断信号作出应答(响应),为
什么?
2.在Fig.3-19中,如果全部(逻辑)门的总传输延时为10纳秒(nS),并且忽略其它所有的延
迟,那么最初的电路如果采用这个设计思路能够确认它可以有有效输出位吗?
3.Fig.3-20 中的算数逻辑单元可以完成两个八位二进制数的补码加法运算,那么它可以完成两
个补码数的减法运算吗?如果可以,请说明怎样在不做改动的前提下就可以完成减法运算。
4.Fig-29中的4x3存储器用了22个与门和3个或门。如果把这个电路扩充到256x8,得需要多少这
样的门。
你没有出示所有的Fig.所以无法解答,只将参考译文给你,最好由自己完成答案。我猜想你是在
学习计算机英语。
发表时间:2003年2月18日11:35:00