4J－K型和D型触发器。J－K型和D型触发器，仍以R－S型触发器电路为主，再附加一些其它功能电路而构成，其具体电路也较复杂。不过，按照学习数字电路的方法，可不管它的内部结构，只注重其输入/输出关系。所以介绍J－K型和D型触发器时仍以它的真值表和用途为主。
　　
　　为了理解各种触发器的记忆功能，这里再介绍数据的锁存概念。已介绍过的组合逻辑电路，其特点是电路的输出信号仅仅与该时刻的输入信号有关，输入信号一旦撤除，输出信号也就消失。例如在十进制—二进制的编码电路中，当手动按下单脉冲的开关时，编码电路会产生对应的编码信号（可看成数据），一旦手离开开关时，输出端复原为原状态。若需要编码器的输出信号保留住（即存储），就需要再附加触发器电路，不仅如此，在计算机电路中，为了处理多个数据，均在给定的时间（即时钟信号）进行，这就要求各种触发器的输入端除了数据信号外，还有时钟输入信号（CP端）。时钟CP信号未到触发器的输入端时，输入端的控制信号（包括数据）均对触发器不起作用。J－K型触发器的逻辑符号和真值表见图49和附表，它有两个控制端J、K和一个时钟端CP。从附表中看出，J－K型触发器是在时钟脉冲的下降沿时，它才改变其输出状态（置“0”或置“1”态）。表中的Qn代表原状态，Qn代表与原状态相反的状态，Qn＋1代表时钟CP到达后的新状态。图50是J－K型触发器输入端的时钟信号与输出信号二分频关系时的波形。
　　
　　注意：本连载（十二）的图42中的总线AB改为MN，以便与输入端的A、B相区别。

成都 史为