飞利浦电子、意法半导体和台湾半导体制造有限公司宣布，三家公司在新的先进的90纳米（0.09微米） CMOS技术上达成一项合作协议。三方协议还包括CMOS下一代技术65纳米以及更小纳米CMOS的开发。
　　90纳米试验装置已经分别在飞利浦和ST的法国Crolles工厂、台湾半导体新竹工厂内竣工。90纳米产品的原型预计在今年的下半年推出。项目开发采用三家企业内部的研发团队和客户技术设计机构的专业技术。90纳米工艺涉及三个合作伙伴及其相关的先进的实验室，包括“飞利浦研究”、IMEC、 CEA/LETI和“法国电信研发”在内的资源合作。预计三方的合作能够为设计人员尽早使用工业领先的90纳米技术提供机会。利用这一开发项目的客户将因为拥有支持新应用的高性能器件而在市场领先和培养新市场上获得更大的实惠。
　　2001年第四季度，这项新的合作技术已经在法国 Crolles试验线和台湾半导体Fab3研发设施上生产的全功能试验芯片上完成了验证。这些试验芯片包括1兆位和4兆位的嵌入式静态RAM (SRAM)。SRAM的 735kb/mm2密度已处于世界最高水平，不过，当SRAM 单元面积从最初的1.36μm2降至1.27μm2时，SRAM的密度将会更上一层楼。

90纳米工艺简介
　　与今天的0.13微米技术相比，90纳米工艺可望在速度、功耗、集成和密度上取得大幅度改进。例如，一个采用90纳米工艺制造的器件所占用的面积，仅是一个0.13微米器件所占据的面积一半。这种优势允许每个硅片上可以集成包含4亿个晶体管的电路，反过来，还会使制造商生产的产品不仅具有高性能、复杂性，而且还具有较高的成本效益。
这种新工艺预计对“一体化产品”制造商特别有利，如移动多媒体装置（包括3代和4代移动电话）以及集成DVD、机顶盒和个人录像机等应用功能的数字消费产品。