内容导读：

　　在超大规模集成电路工艺中，有着极好热稳定性、抗湿性的二氧化硅一直是金属互连线路间使用的主要绝缘材料，金属铝则是芯片中电路互连导线的主要材料。然而，相对于元件的微型化及集成度的增加，电路中导体连线数目不断的增多，使得导体连线架构中的电阻（R）及电容（C）所产生的寄生效应，造成了严重的传输延迟（RC delay），在130纳米及更先进的技术中成为电路中讯号传输速度受限的主要因素。

　　因此，在降低导线电阻方面，由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力，已被广泛地应用于连线架构中来取代金属铝作为导体连线的材料。另一方面，在降低寄生电容方面，由于工艺上和导线电阻的限制，使得我们无法考虑籍有几何上的改变来降低寄生电容值。因此，具有低介电常数（low k）的材料便被不断地发展。

　　在将低介电常数材料应用于集成电路的整合工艺时，对于低介电常数材料特性的要求，除了要具备有低的介电常数之外，还需具有良好的物理，材料及电特性。

　　通常有两种主要的方法被使用来降低材料的介电常数，第一种方法是设法降低材料本身的极性（polarization），包括降低材料中的电子极化、离子极化以及分子极化。另外一种则是在介电材料内制造空隙(Porosity) 。工艺上，低介电常数材料的制造分为化学气相沉积法与旋涂式两大主流，即CVD与SOD法。但SOD方法在45纳米工艺技术之前不会被业界用于批量生产。

　　业界已成功研发出沉积多种低介电常数薄膜的技术能力，包括氟硅玻璃（FSG）、碳掺杂的氧化硅（如：Black Diamond）、以及氮掺杂的碳化硅（如：BLOK ）。Black Diamond膜 是一种以氧化硅为基础的化学气相沉积薄膜，有效介电常数小于3.0。而BLOK则是一种低介电常数的铜金属阻挡层与蚀刻终止层，在双镶嵌工艺应用中可作为氮化硅低介电常数的替代材料。在与氟硅玻璃及Black Diamond薄膜完成双镶嵌工艺整合后，相较于氧化硅/氮化硅材料而言，电容值可降低达25%至35%。应用材料公司的“同步界面渐变技术”在Low k领域的成功运用克服了低介电质薄膜间以及低介电质薄膜与金属连线间的界面结合问题，使低介电质薄膜间的粘着系数（Adhesion Energy）大为提高。测试表明，Black Diamond薄膜与BLOK膜之间的粘着系数高于5.0J/m²。此技术极大提高了半导体后段封装工艺的成功率。工艺参数的优化调整，如压力、气体流量、功率等，使得Black Diamond薄膜的机械强度得到明显改善。Black Diamond薄膜的硬度（Hardness）高于2.0GPa，弹性膜量（Modulus）则大于12.0GPa，满足了超大规模集成电路工艺的要求。而Black Diamond薄膜在热循环下崩溃现象变得极为少见则归功于薄膜应力的有效控制（< 40MPa），极大的薄膜拉应力会造成薄膜的轻易崩裂。

　　此外，业界成功实现了阻挡层BLOK制程中同步氧化铜去除步骤与薄膜沉积步骤的集成，使得BLOK薄膜与铜金属之间的界面特性得到极大提高，有效克服了半导体工艺中常见的电子迁移问题、应力迁移问题。工艺常数的优化也带来了铜阻挡（Cu diffusion）性能、水气密封（Hermeticity）性能、铜连线间漏电流（Leakage Current）性能的极大提高。

　　由于集成性能方面的挑战，特别是封装领域的诸多问题使得low k材料采用的进程相当缓慢，但目前介电常数值在3.0左右的低介电材料已成功地应用于90nm和65nm技术节点，其机械强度已完全可承受封装工艺。然而，为满足45nm和32nm技术代的需求而降低介电常数会导致材料的硬度进一步下降，因此还需要开发能满足封装相关的机械强度要求，且k值在2.5左右的介质膜。

　　在半导体业界前进至45纳米节点时，业界几家主要公司也同时推出了面向45纳米工艺，如能够形成相对介电常数为2.5低介电常数膜的CVD设备“Applied Producer Black Diamond II”在45nm工艺中获得了较成功的集成效果，并可能推进至未来的32纳米节点。

标签：

来源:半导体国际 作者:高荣，应用材料中国公司 时间:2006/8/8 0:00:00