内容导读：

惠瑞捷(中国)公司资深应用工程师 刘胜军

市场调查公司FBR日前公布的最新调查报告称，微处理器制造商AMD与代工龙头厂商台积电(TSMC)近期签订了高端CPU代工合同，后者将于明年第二季度开始采用45nm技术大规模代工AMD公司处理器。虽然当事双方并未就此事件的真伪表态，但我们还是可以从这一报道的字里行间感觉到，45nm时代正在逐渐拉开大幕。

采用全速测试技术满足要求

晶体管特征尺寸的持续缩小，使数字集成电路工作频率的不断提升成为可能，CPU具备了前所未有的强大的数据处理能力，使得人们对于数据传输、数据交换的要求也相应地不断上升。ITRS在其2005年的研究报告中指出，高速数字接口技术的发展方向，一方面是不断涌现出新的数据传输行业标准，另一方面则是旧有协议的增强与更新。例如，在电信领域，SONET从2.5Gbps提高到10Gbps、40Gbps，以太网Ethernet从原有的100Mb/s发展到现在的Gigabit甚至10Gigabit以太网；在计算机行业，Serial-ATA协议的数据交换率到2007年将从原有的1.5Gbps提升到6Gbps，PCI-express的速度也将增加到5Gbps。

与此同时，我们在国内芯片设计行业观察到的一个显著趋势是，越来越多的消费类电子产品设计中采用了高速数据接口技术。

半导体工艺技术的进步在给广大消费者带来福音的同时，也对用于集成电路芯片检测的ATE设备提出了严峻的挑战。

实验表明，当半导体制造的线宽工艺达到0.13μm以及更先进的深亚微米阶段时，伴随着线宽工艺的进步，制造工艺自身的不完备性以及电迁移现象的逐步显现，导致阻抗类型的失效概率大为增加，加上管芯内部的工艺波动加剧以及片上温度、功耗的分布不均匀性增加等一系列新的失效机制，使得传统的芯片检测技术已经无法满足需要，必须采用全速测试(At-Speed)技术，才能获得令人满意的测试覆盖率，这就对集成电路测试系统提出了更高的要求。

高端产品不断推出

作为业界特别是高速数字集成电路测试领域的领导者，惠瑞捷半导体科技有限公司多年来在测试技术研发方面不遗余力，其93000 SoC超大规模集成电路测试系统，特别是于2005年推出的PinScale系列机型，为满足芯片设计和制造厂商在高速数字电路测试方面持续不断增长的需求提供了完备的解决方案。

首先，93K测试系统采用了业界领先的水冷技术。研究表明，当被测芯片的工作频率达到或超过400MHz时，采用风冷技术的测试系统已无法胜任要求，只有采用水冷制冷，才能获得稳定的系统表现。

其次，由于水冷技术解决了通道板卡的制冷问题，故可以通过在数字通道板卡上安装屏蔽罩达到良好的电磁屏蔽目的，从而最大限度地降低高频数字信号的电磁辐射以及信号通道之间的串扰。

此外，93K Pin Scale数字通道板卡PS800、PS3600可分别提供高达±110ps及±50ps的边沿定位精度，其边沿定位分辨率更可高达1ps，使得93K系统在用于高速数字信号的抖动分析时，可以真正地做到得心应手、应付自如。

再次，由于目前LVDS技术已被广泛地应用于各类高频数字信号传输信令以及高速数字接口电路的实现中，对于差分信号的支持，也是高速数字测试系统必备的性能之一。在93K数字通道的电路实现中，我们将相邻的两个数字通道实现在同一颗ASIC管脚电子芯片之上，由于这样实现的两个数字通道在性能上具有最好的一致性，因而，由这样一对数字通道形成的差分信号对，能够最好地满足差分信号在一致性、对称性上的要求。再加上93K在管脚电子的实现上，采用了独特的三态控制端，使得在对高速数字信号进行测量时，能够对被测信号进行完美的50欧姆特征阻抗匹配，保持信号完整性，获得准确的测量结果。

标签：

来源:中国电子报 作者: 时间:2007/8/28 0:00:00