老古开发网首页
导航:老古开发网首页→文章索引→文章分类→CPLD/FPGA→[MAX 7000 CPLD 系列概述]
| -文章搜索 - 最新文章 - |

MAX 7000 CPLD 系列概述
发布时间:2005年10月14日 点击次数:3361
来源:   作者:
 
//

Altera的 MAX® 7000 CPLD 提供高性能可编程逻辑解决方案,密度范围从600到10000个可用逻辑门（32到512个宏单元）。基于其可预见的性能,即用性能力和大量可选封装形式, MAX 7000是相应密度层次使用最广泛的可编程逻辑解决方案。

表 1. MAX 7000B 器件概述 （2.5 V）
特性 器件
EPM7032B EPM7064B EPM7128B EPM7256B EPM7512B
可用门 600 1,250 2,500 5,000 10,000
宏单元 32 64 128 256 512
最大用户I/O 管脚 36 68 100 164 212
tPD (ns) 3.5 3.5 4.0 5.0 5.5
tSU (ns) 2.1 2.1 2.5 3.3 3.6
tFSU (ns) 1.0 1.0 1.0 1.0 1.0
tCO1 (ns) 2.4 2.4 2.8 3.3 3.7
fCNT (MHz) 303.0 303.0 243.9 188.7 163.9
封装 I/O 管脚
44 管脚 PLCC 36        
44 管脚 TQFP 36 36      
49 管脚 Ultra FineLine BGA® 36 41      
100 管脚 TQFP   68 84 84  
100 管脚 FineLine BGA   68 84    
144 管脚 TQFP     100 120 120
169 管脚 Ultra FineLine BGA       141 141
208 管脚 PQFP       164 176
256 管脚 FineLine BGA     100 164 212
256 管脚 BGA         212

表 2. MAX 7000AE 器件概述 （3.3 V）
特性 器件
EPM7032AE EPM7064AE EPM7128AE EPM7256AE EPM7512AE
可用门 600 1,250 2,500 5,000 10,000
宏单元 32 64 128 256 512
最大用户I/O 管脚 36 68 100 164 212
tPD (ns) 4.5 4.5 5.0 5.5 7.5
tSU (ns) 2.9 2.8 3.3 3.9 5.6
tFSU (ns) 2.5 2.5 2.5 2.5 3.0
tCO1 (ns) 3.0 3.1 3.4 3.5 4.7
fCNT (MHz) 227.3 222.2 192.3 172.4 116.3
封装 I/O 管脚
44 管脚 PLCC 36 36      
44 管脚 TQFP 36 36      
84 管脚 PLCC     68    
100 管脚 TQFP   68 84 84  
100 管脚 FineLine BGA   68 84 84  
144 管脚 TQFP     100 120 120
208 管脚 PQFP       164 176
256 管脚 FineLine BGA     100 164 212
256 管脚 BGA         212

表 3. MAX 7000S 器件概述 （5.0 V）
特性 器件
EPM7032S EPM7064S EPM7128S EPM7160S EPM7192S EPM7256S
可用门 600 1,250 2,500 3,200 3,750 5,000
宏单元 32 64 128 160 192 256
最大用户I/O 管脚 36 68 100 104 124 164
tPD (ns) 5.0 5.0 6.0 6.0 7.5 7.5
tSU (ns) 2.9 2.9 3.4 3.4 4.1 3.9
tFSU (ns) 2.5 2.5 2.5 2.5 3.0 3.0
tCO1 (ns) 3.2 3.2 4.0 3.9 4.7 4.7
tCNT (MHz) 175.4 175.4 147.1 149.3 125.0 128.2
封装 I/O 管脚
44 管脚 PLCC 36 36        
44 管脚 TQFP 36 36        
84 管脚 PLCC   68 68 64    
100 管脚 PQFP     84      
100 管脚 TQFP   68 84 84    
160 管脚 PQFP     100 104 124  
208 管脚 PQFP           164
208 管脚 RQFP           164

表1到表3的备注：

  1. tPD (ns) = 从输入到非寄存器输出的数据路径延迟
  2. tSU (ns) = 全局时钟建立时间
  3. tFSU (ns) = 快速输入的全局时钟建立时间
  4. tCO1 (ns) = 全局时钟到输出延迟
  5. fCNT (ns) = 16比特计数器内部全局时钟频率
  6. PLCC = 塑封J引线芯片封装
  7. TQFP = 薄塑封四角扁平封装
  8. Ultra FineLine BGA = 0.8毫米间距球栅阵列
  9. FineLine BGA = 1.0毫米间距球栅阵列
  10. PQFP = 塑封四角扁平封装
  11. BGA = 球栅阵列
  12. RQFP = 高效四角扁平封装

欢迎进入老古论坛进行讨论
[CPLD/FPGA] 相关文章:
90nm时代值得认真关注的结构化 ASIC
简介:
　　90nm芯片的成本令人吃惊，更不用提65nm了。用户在考虑下一代逻辑设计的结构时，应该仔细观察结构化ASIC的优劣之处。 　　 要点 　　结构化 ASIC 市场尚未能产生巨额收入，但分析家称它是复杂、中等批量设计的最佳选择; 　　分析家表示，90 nm 硅工艺的成本以及 FPGA 的硬性极限将使结构化 ASIC 市场在 2008 年超过 10 亿美元大关; 　　生产一片 90 nm ASIC 要花费 3 000万至 5 000万美元; 　　结构化 ASIC 的 NRE 为 0 至 25 万美元，低至无工具成本，而周转周期为数天至数周，因而与传统 ASIC相比, 工程成本和整......

FPGA实现多处理器解决方案
降低功耗的设计技巧
可编程设计将成为系统开发主要支点
快速启动新一轮的设计
用打破现状的产品增加市场份额
FPGA 简介
什么是可编程逻辑？
XILINX 宣布全球成本最低的可编程 PCI EXPRESS 解决方案通过认证测试
ACTEL推出低成本启动套件 具备安全系统内编程能力 		 
下一个:[通信网络]调谐激光器的优势
简介:
密集波分复用 (DWDM) 技术支持高信道数，是一种扩展电信网络容量以满足日益增长的需求的措施，既可靠又经济。然而，目前这些系统中使用的仍是固定波长和窄调谐范围的激光器，随着 DWDM 信道部署的增加，这将导致生产后勤和库存管理方面的负担不断加重。对于电信设备制造商而言，这些后勤问题使内部规划和供应工作变得越来越难以管理。然后此类问题将依次出现在整个供应链中，直到激光器供应商本身。 宽调谐范围的激光器采用的是基本构件技术，可以节省固定波长......
 

上一个:[新闻热点]中国厂商加入下一代DVD格式大战

老古开发网版权所有 2006年9月 asp.Net V2.0 设计：老古，
页面缓存:否 执行时间:31毫秒