导航:本文通过TCAD工艺和器件模拟方法，从器件特性角度分析了能量污染效应，并评估了减速场模式（decel-mode）对器件性能和生产效率的影响。
漂移电场模式（drift-mode）是离子注入机的理想工作模式。此时，加速离子获得的能量等于最终的离子注入能量。以漂移电场模式下5KeV离子注入为例，离子在5KeV电势场下从离子源中被吸取出来并注入到晶片上。然而，当离子注入能量减小到2KeV甚至更低时，低能离子束的空间电荷限制降低了离子萃取率和传递效率，电场漂移模式开始遇到晶片表面离子束电流显著下降的问题。低离子束电流使生产效率急剧下降，不能满足大批量生产的需要。
为了解决生产效率下降的问题，减速场模式(decel-mode)正成为低能量离子注入的首选解决方案。减速场模式首先对离子施加比预期注入能量高得多的离子吸取电势，使离子以较高电流从离子源中被吸取出来，然后在到达晶片之前采用施加静电使其减速，恢复到预期较低能量。减速场模式的缺点是会引起能量污染问题（energy contamination，EC）。在离子减速之前一些杂质离子会和通道中的气体分子发生碰撞和电荷交换作用，最终成为不带电荷的中性原子。这些中性原子不能被减速，因此到达晶片表面时它们仍然保持较高能量，被注入片子内引起能量污染问题，使源极/漏极（SDE）掺杂的杂质分布曲线出现较深的拖尾部区域，影响SDE结深度和晶体管特性。
要使减速场模式在大批量生产中得到日常应用，就必须将能量污染效应保持在最低限度。这一点对于减速场模式离子注入机的设计来说非常关键。缩短电荷中和路径长度和提高真空度是减小能量污染的传统解决方法。除了这些传统方法外，我们还必须采用一些更加新颖的方法进一步减小能量污染。能量污染程度以高能污染粒子占离子注入总剂量（dose，单位：原子数/cm2）的百分比来计算。
发生离子污染现象时，SIMS测得的低能量离子注入杂质纵深分布曲线有两个显著的特征区域：大多数按照预设能量注入的离子形成的较浅区域和少量中性高能污染离子形成的较深区域。根据离子注入机的不同设计，离子束电流一定时，能量污染范围为0.3%到>1%。
提高通道浓度
为了抑制SDE结的耗尽现象，90nm及以下PMOS需要较高的通道（channel）掺杂浓度，这对于抑制短通道效应和控制器件亚阈值（sub-threshold）特性来说非常关键。90nm及以下工艺的通道浓度将超过1.0×1019cm-3。在如此高浓度的通道中，减速场模式离子注入能量污染对SDE结深度的影响将不再那么重要，因为离子注入的尾部区域被高浓度背景通道掺杂淹没了。然而，能量污染还是会按照污染剂量的比例对背景（halo/pocket）产生反掺杂作用。
例如，假设硼掺杂能量为500eV，剂量为1.0×1015cm-2，能量污染程度为1%，能量为3KeV，那么尾部区域污染剂量将为1.0×1015cm-2，这比SDE结下halo/pocket的有效掺杂剂量（通常为5×1013~10×1013cm-2）要小。但是，无论能量污染程度有多小，由于反掺杂作用，它仍然会导致halo/pocket有效掺杂浓度的下降，使器件特性发生偏离，例如阈值电压Vt变小，截止电流Ioff和驱动电流Ids变大。
电性能偏离本身不是主要问题，因为器件参数可以通过其它工艺参数例如通道或halo/pocket掺杂水平的调整恢复到原来的目标值。问题是SDE采用减速场模式离子注入并且能量污染程度较小时，器件性能是否能保持与漂移场模式离子注入完全一样。这一点非常重要，因为CMOS制造中器件性能和生产效率都是关键因素。理想情况是能同时保证器件性能和生产效率，任何有损对方的方法都不是可取的。本文从器件性能的角度出发，对PMOS结构中的能量污染效应进行了研究和分析。
TCAD模拟结果
我们模拟了两种不同的高性能PMOS逻辑器件，假设分别采用2002 ITRS预计的2003和2005年度工艺制造。表1为相应的工艺和器件参数，图1则为相应的工艺流程。众所周知，其它SDE掺杂杂质例如As和BF2比较不容易产生能量污染问题，因此我们只模拟了硼离子注入的情况。
模拟分析采用Monte-Carlo方法，SDE硼离子注入能量为500eV，剂量为1×1015cm-2。根据离子注入机的不同设计，如此低能量的SDE减速场模式离子注入采用的减速比（相对于最终能量）通常为2:1到6:1。模拟中，我们假设能量污染为3KeV，比例为0~5%。
图2为同一减速比、不同污染情况下刚刚注入的杂质纵深分布曲线，同时还有背景通道浓度的分布情况。很明显，能量污染程度小于3%时，拖尾部区域分布曲线被背景halo/pocket掺杂淹没了;能量污染程度大于3%时，拖尾部区域开始超出背景通道掺杂水平，导致SDE结深度发生显著变化。图3为以上两种器件RTP退火后在所有污染情况下的结深度变化示意图。
发生能量污染时，SDE结深度增大和污染粒子对halo/pocket反掺杂作用的综合效应会导致PMOS阈值电压Vth降低，包括0.05V漏极偏压下测得的阈值电压VT0、漏极偏压为VDD时测得的阈值电压Vth和饱和阈值电压VTS。如图4所示，所有这些Vth参数都表现出相同的下降趋势，表明饱和电流（Idsat）和截止电流（Ioff）可能也发生了偏离。这些器件特性的偏离和SDE减场速模式离子注入的理论结果是一致的，说明能量污染确实会导致SDE结变深和/或对halo的反掺杂作用。
然而，因为能量污染最直接和最明显的效应是高能离子对背景通道掺杂的稀释引起的，所以器件特征参数的偏离可以通过对背景掺杂的补偿恢复到目标值。其中，最简单的方法是在不增加离子注入步骤的情况下，加大halo/pocket掺杂剂量。如图5a所示，从阈值电压的角度来看，在模拟能量污染范围内，halo剂量和能量污染之间iso-threshold呈线性特征;iso-threshold曲线（图5b）表明1%能量污染效应可通过额外增加2.5%或1.67×1012cm-2 halo掺杂剂量进行补偿。
通常，增加halo/pocket掺杂剂量或通道浓度会引起驱动电流降低的负面影响，因为增大halo/pocket剂量在补偿能量污染效应的同时，还会提高通道杂质浓度水平，导致载流子迁移率降低。其结果是，在SDE掺杂发生能量污染现象，需要调整halo/pocket剂量进行补偿时，虽然能恢复器件Ioff-Idsat特性，但是与原来的电性能相比还是有一些微小的偏离。
图6为解释这一现象的示意图。偏离程度很大程度上取决于SDE离子注入时的能量污染程度和相应的halo补偿程度。因此，尽管能量污染可以被接受，但是必须将其非常精确地控制在某一极限值以内。
图7为不同能量污染程度（0~5%）和用于相应iso-threshold调整的halo/pocket掺杂对电性能的影响。设计优良的离子注入机其能量污染程度通常小于0.5%。此时，两种模拟工艺的器件特性偏离程度都很小。如表2所示，45nm工艺Ioff增大约1.3%，Idsat减小约0.2% ;32nm工艺Ioff增大约0.5%，Idsat减小约0.4%。这些偏离值与实际制造过程中的器件特性变动程度相比是非常小的，几乎没有什么意义。
为了考察能量污染对AC性能的影响，我们还研究了源极/栅极套刻（重叠）电容（overlap capacitance）。不出所料，能量污染程度越大，SDE/栅极套刻（重叠）程度越高。然而，当halo/pocket得到正确的补偿时，重叠电容可以保持不变，说明除了Ioff-Idsat特性发生轻微和可以接受的偏离外，能量污染对器件性能没有其它不利影响。
结论
当SDE离子注入能量减小到1KeV以下、导致生产效率降低时，减速场模式是低能量离子注入的首选方法。本文从器件性能角度出发，讨论了减速场模式离子注入产生的能量污染效应，结果显示只要将能量污染程度控制在0.5%以下，能量污染对器件性能的影响是很小的。但是，模拟结果也显示过量的能量污染对器件性能还是会产生不利影响。
因此，采用减速场模式时必须精确控制能量污染程度。为了满足这一要求，除了缩短电荷中和路径长度和提高真空度等传统方法外，还要在设计低能量离子注入机时采用一些新颖的解决方案。例如，将双磁力线设计和传统方法相结合就是一个很有创意的新方法。